技术总结
本发明提供了一种用于薄外延工艺ESD保护的SCR器件及其制备方法，属于超大规模集成电路静电放电保护技术领域。该SCR器件包含一个P+硅衬底和一个P‑外延层，P‑外延层中形成相邻接的N阱区域、P阱区域和深N阱层，两个阱区域中分别有N+、P+重掺杂区和STI浅槽隔离区；深N阱层位于N阱区域和P阱区域的下方，与N阱、P阱区域相接触，有效阻止了P型硅衬底中重掺杂离子向P阱中扩散，解决P阱体电阻减小的问题；同时由于深N阱与P阱的反向击穿电压远小于N阱与P阱的反向击穿电压，因此可以有效降低SCR器件的触发电压，实现薄外延工艺中电路抗ESD性能的提升。
技术研发人员：谢儒彬;吴建伟;陈海波;洪根深
受保护的技术使用者：中国电子科技集团公司第五十八研究所
文档号码：201710116193
技术研发日：2017.03.01
技术公布日：2017.06.20