用于锁存防止的自适应体偏置电路的制作方法

本发明大体上涉及半导体偏置，且特定来说(但非排他性地)涉及用于锁存防止的晶体管体偏置。
背景技术：
：图像传感器已无处不在。它们广泛应用于数码相机，蜂窝电话、安全摄像机，以及医疗、汽车及其它应用中。用于制造图像传感器的技术持续以迅猛的速度进步。举例来说，对更高分辨率及更低功耗的需求已促进这些装置的进一步微型化及集成化。与许多基于半导体的装置(例如图像传感器)一样，锁存是装置性能及可靠性的关键。由于与裸片布局、n阱、p阱、高度掺杂区等的相对放置，以及所述各种区域如何相对于彼此偏置有关的各种原因，可能发生锁存。虽然锁存不是新出现的问题，但是长期被视为行业标准的解决方案可能并不总是适合于半导体装置(包含图像传感器)的进一步微型化。技术实现要素：一方面，本申请案涉及一种成像系统。所述成像系统包括：形成为列及行的像素阵列，每一行包含多个像素；行地址解码器，其包含多个解码电路，所述多个解码电路中的每一者耦合到相应像素行，且所述多个解码电路的每一解码电路包含由相应体端子耦合在一起的至少两个晶体管，且其中所述多个解码电路中的每一者的所述两个晶体管的所述经耦合的体端子耦合到第一节点；及控制电路，其耦合到所述行地址解码器，所述控制电路包含耦合到所述第一节点的体偏置电路，所述体偏置电路响应于所述成像系统的操作状态而自适应地向所述第一节点提供偏置电压，所述体偏置电路包含：偏置电路，其耦合在所述第一节点与第一及第二参考电压源之间，所述偏置电路响应于控制信号而选择性地将所述第一或第二参考电压源耦合到所述第一节点，其中所述偏置电路包含：第一及第二晶体管，其串联耦合在所述第一节点与所述第一参考电压源之间；及第三及第四晶体管，其串联耦合在所述第一节点与所述第二参考电压源之间；及偏置控制电路，其耦合到所述偏置电路、所述第一及第二参考电压源，且进一步经耦合以接收指示所述操作状态的信号，其中，响应于所述成像系统处于第一操作状态，所述偏置控制电路经耦合以提供控制信号，以启用所述第三及第四晶体管以将所述第二参考电压源耦合到所述第一节点，并且停用所述第一及第二晶体管，且其中，响应于所述成像系统处于第二操作状态，所述偏置控制电路经耦合以提供控制信号，以启用所述第一及第二晶体管以将所述第一参考电压源耦合到所述第一节点，并且停用所述第三及第四晶体管。另一方面，本申请案涉及一种成像系统的自适应体偏置电路。所述自适应体偏置电路包括：偏置电路，其包含：第一节点，其耦合到多个pmos晶体管中的每一者的体；第一晶体管，其具有源极、漏极及栅极；第二晶体管，其具有源极，漏极及栅极，其中所述第二晶体管的所述源极耦合到第一参考电压源，且所述第二晶体管的所述漏极耦合到所述第一晶体管的所述漏极，且所述第一晶体管的所述源极耦合到所述第一节点；第三晶体管，其具有源极、漏极及栅极；及第四晶体管，其具有源极、漏极及栅极，其中所述第四晶体管的所述源极耦合到第二参考电压源，且所述第四晶体管的所述漏极耦合到所述第三晶体管的所述漏极，且所述第三晶体管的所述源极耦合到所述第一节点；及偏置控制电路，其耦合到所述偏置电路，所述偏置电路耦合到所述第一参考电压源、所述第二参考电压源，且进一步经耦合以接收指示所述成像系统的操作状态的信号，所述偏置控制电路经耦合以响应于接收指示第一操作状态的信号而启用所述第一及第二晶体管并停用所述第三及第四晶体管，且进一步经耦合以响应于接收指示第二操作状态的信号而启用所述第三及第四晶体管并停用所述第一及第二晶体管。另一方面，本申请案涉及一种设备。所述设备包括：体偏置电路，其用于响应于一组控制信号将第一参考电压源或第二参考电压源耦合到输出节点；及偏置控制电路，其耦合到所述体偏置电路并且经配置以至少部分基于所述设备的操作状态来提供一组控制信号，所述偏置控制电路包含：比较器，其具有经耦合以接收指示所述操作状态的信号的至少第一输入；或非门，其具有耦合到所述比较器的所述输出的第一输入，经耦合以接收指示所述操作状态的所述信号的第二输入，及经耦合以提供第一控制信号的输出；第一反相器，其具有耦合到所述或非门的所述输出的输入及经耦合以提供第二控制信号的输出；电平移位器，其具有耦合到所述或非门的所述输出的输入，及经耦合以提供第三控制信号的输出；及第二反相器，其具有耦合到所述电平移位器的所述输出的输入，及经耦合以提供第四控制信号的输出，其中，响应于所述设备处于第一操作状态，所述控制逻辑经配置以向所述体偏置电路提供第一组控制信号，以致使所述体偏置电路将所述第一电压参考源耦合到所述输出节点，其中所述第一组控制信号包含被启用的所述第一及第二控制信号以及被停用的所述第三及第四控制信号，其中，响应于所述设备处于第二操作状态，所述控制逻辑经配置以向所述体偏置电路提供第二组控制信号，以致使所述体偏置电路将所述第二电压参考源耦合到所述输出节点，其中所述第二组控制信号包含被停用的所述第一及第二控制信号以及被启用的所述第三及第四控制信号。附图说明参考以下诸图描述本发明的非限制性及非穷尽实例，其中相似参考数字贯穿各种视图指代相似部分，除非另有规定。图1是根据本发明的实施例的说明成像系统的一个实例的框图。图2是根据本发明的实施例的包含自适应体偏置电路的图像系统的一部分的说明性示意图。图3是根据本发明的教示的体偏置电路的示意图。图4是根据本发明的实施例的体偏置控制电路的示意图。对应参考字符贯穿附图的若干视图指示对应组件。熟练的技术人员应了解，图式中的元件出于简单及清楚的目的而说明，且未必是按比例绘制。举例来说，图式中一些元件的尺寸相对于其它元件可被夸示以帮助提高对本发明的各种实施例的理解。此外，为了促进对本发明的这些各种实施例的更容易的观察，通常不描绘在商业上可行的实施例中有用的或必需的常见但众所周知的元件。具体实施方式本文描述一种用于具有自适应体偏置电路的图像传感器的设备及方法的实例。实例体偏置电路可响应于图像传感器的操作状态并进一步响应于两个电压参考源的相对电压电平而自适应地将两个电压参考源中的一者耦合到行地址解码电路的体端子。在以下描述中，阐述众多特定细节以提供对所述实例的透彻理解。然而，相关领域的技术人员将认识到，能够在不具有一或多个特定细节的情况下或配合其它方法、组件、材料等等实践本文所描述的技术。在其它情况下，未详细地展示或描述众所周知的结构、材料或操作以避免混淆某些方面。贯穿本说明书对“一个实例”或“一个实施例”的参考意指结合实例所描述的特定特征、结构或特性包含于本发明的至少一个实例中。因此，短语“在一个实例中”或“在一个实施例中”在贯穿本说明书的各个地方的出现未必皆是指同一实例。此外，特定特征、结构或特性可任何合适的方式组合于一或多个实例中。贯穿本说明书，使用若干技术术语。这些术语将呈现其出自的领域中的一般含义，除非本文具体定义或其使用的上下文另有明确指示。应注意，可贯穿此文献互换使用元件名称及符号(例如，si与硅)；然而，两者具有相同含义。图1说明根据本发明的实施例的成像系统100的一个实例。成像系统100包含像素阵列105、行地址解码器107、控制电路121、读出电路111及功能逻辑115。控制电路121可包含自适应体偏置(abb)电路123。在一个实例中，像素阵列105是光电二极管或图像传感器像素(例如，像素p1、p2…、pn)的二维(2d)阵列。如所说明，光电二极管布置成行(例如，行r1到ry)及列(例如，列c1到cx)以获取人员、地点、物体等等的图像数据，所述图像数据可随后用于呈现所述人员、地点、物体等等的2d图像。然而，光电二极管不必被布置成行及列，并且可采取其它配置。在一个实例中，在像素阵列105中的每一图像传感器光电二极管/像素已获取其图像数据或图像电荷之后，所述图像数据由读出电路111读出且随后被转移到功能逻辑115。读出电路111可经耦合以从像素阵列105中的多个光电二极管读出图像数据。在各种实例中，读出电路111可包含放大电路、模/数(adc)转换电路或其它电路。功能逻辑115可仅存储图像数据或甚至通过应用后图像效果(例如，裁剪、旋转、移除红眼、调整亮度、调整对比度或以其它方式)操纵图像数据。在一个实例中，读出电路111可沿读出列线一次读出一行图像数据(已说明)或可使用各种其它技术读出图像数据(未说明)，例如，串行读出或同时完全并行读出全部像素。在一个实例中，控制电路121通过行地址解码器107耦合到像素阵列105以控制像素阵列105中的多个光电二极管的操作。举例来说，控制电路121可产生用于控制图像获取的快门信号，可将其提供给行地址解码器107用于至少部分基于所述快门信号而实施图像获取。在一个实例中，所述快门信号是全局快门信号，其用于同时启用像素阵列105内的所有像素以在单个获取窗口期间同时获取其相应图像数据。在另一实例中，所述快门信号是滚动快门信号，使得像素的每一行、每一列或每一群组在连续获取窗口期间被循序地启用。在另一实例中，图像获取与照明效果(例如闪光)同步。在一个实例中，行地址解码器107可包含多个行解码电路109，其中一个行解码电路109用于像素阵列105中的每一行像素。此外，每一行解码电路109可包含至少一或多个晶体管以控制相应行像素的复位及操作状态。晶体管可为nmos晶体管、pmos晶体管或其组合。在一些实例中，行解码电路109的所述一或多个晶体管可为pmos晶体管。然而，行解码电路109可至少部分基于施加到其相应晶体管的体端子的电压而易于锁存。在一些实例中，如果其体端子耦合到低于低参考电压源的电压电平的电压，那么可能发生锁存。为减小或消除锁存的机会，abb电路123可监测成像系统100的操作状态以及低参考电压源与高参考电压源的相对电压电平。作为响应，abb电路123可自适应地调整两个参考电压源中的哪一者耦合到行解码电路109的体端子，例如，abb电路123可自适应地偏置行解码电路109。如果操作状态中存在改变及/或高及低参考电压源的相对电压电平中存在改变，那么可发生自适应偏置。在一些实例中，当成像系统100处于掉电操作状态时，abb电路123可将低参考电压源耦合到行解码电路109的体端子。然而，在上电操作状态期间，abb电路123可将高参考电压耦合到体端子。在一些实例中，可通过一或多个电荷泵从低参考电压产生高参考电压。归因于电荷泵可变性，可能存在由电荷泵提供的电压电平可能低于低参考电压源的电压电平的情况。因而，abb电路123可在上电时将高参考电压的电压电平与低参考电压的电压电平进行比较，并且将两者中的较大者自适应地耦合到行解码电路109的体端子。在一些实施例中，如果高电压参考耦合到接地，例如归因于例如短路，那么高电压参考的电压电平可能低于低电压参考的电压电平。因而，abb电路123在上电操作状态期间可监测高及低电压参考源的电压电平，使得如果高电压源的电压电平低于低电压源的电压电平，那么abb电路123可将低电压源耦合到行解码电路109的体端子。通过防止行解码电路109的体端子耦合到小于低参考电压源的电压，可减小或消除锁存的机会。在一个实例中，成像系统100可包含在数码相机、手机、膝上型计算机或类似物中。另外，成像系统100可耦合到其它硬件，例如处理器(通用或其它)、存储器元件、输出(usb端口、无线传输器、hdmi端口等等)、照明/闪光、电输入(键盘、触摸显示器、跟踪板、鼠标，麦克风等等)及/或显示器。其它硬件可向成像系统100递送指令、从成像系统100提取图像数据或者操纵由成像系统100供应的图像数据。图2是根据本发明的实施例的包含自适应体偏置电路的成像系统200的一部分的一个实例的说明性示意图。展示成像系统200的所说明的部分包含多个行解码电路209、电荷泵204及自适应体偏置(abb)电路223。abb电路223(其可为成像系统100的abb电路123的实例)可响应于成像系统200的部分的操作状态及/或响应于第一第二参考电压之间的相对电压电平而自适应地将第一或第二参考电压耦合到多个行解码电路207中的每一者。可执行自适应地耦合两个参考电压中的一者，以便减小或消除在行解码电路209的晶体管中发生锁存的机会。如果提供第二参考电压的电压源短接到接地(例如，归因于电流放电操作)，那么可额外发生自适应耦合。多个行解码电路209的说明性实例被展示为包含两个pmos晶体管，晶体管208及210。尽管其它电路可包含在行解码电路209中，但是为了清楚起见，本文省略其它电路。晶体管208及210可串联耦合在avdd、第一参考电压与hvdd、第二参考电压之间。参考电压可由相应参考电压源提供。晶体管208的源极可经耦合以接收参考电压avdd，且晶体管210的漏极可经耦合以接收参考电压hvdd。此外，晶体管208的漏极可耦合到晶体管210的源极。晶体管208及210的体端子可耦合在一起并进一步耦合到节点a。晶体管208及210的栅极端子可经耦合以接收启用/停用两个晶体管的不同组合的信号，以致使产生复位信号rst或者指示成像系统200的操作状态。操作状态可为上电及掉电。具体来说，两个晶体管208、210的源极及漏极耦合可响应于在晶体管208、210的栅极上接收的信号或信号的组合来提供复位信号rst。举例来说，复位信号rst可被提供给像素阵列(例如像素阵列105)的像素或像素行以在相应光电二极管的曝光之间复位其电荷存储节点。另外，指示操作状态的信号可致使晶体管210与avdd电压源之间的开关212断开或闭合。举例来说，如果信号指示掉电状态，那么开关212可闭合以将avdd电压源连接到晶体管210的漏极。在掉电期间，电荷泵204可能被停用，且因此由电荷泵204提供的hvdd参考电压可小于所要电平及/或零。在一些实施例中，行解码电路209的晶体管208、210可至少部分基于施加到其体端子的电压相对于施加到晶体管的其它端子的电压而易于被锁存。在一些实例中，如果其体端子耦合到低于参考电压avdd的电压的电压(例如其可耦合到晶体管208的源极)，那么可能会发生锁存。为减小或消除锁存的机会，abb电路223可监测成像系统200的操作状态及avdd参考电压及hvdd参考电压的相对电压电平。abb电路223可基于两个参考电压的操作状态及/或相对电压电平而自适应地调整经由节点a耦合到晶体管208、210的体端子的参考电压源。电荷泵204可提供(例如产生)参考电压hvdd。在一些实例中，电荷泵204可基于avdd产生hvdd。在一些实施例中，hvdd的电压电平可能高于avdd的电压电平。举例来说，avdd可为大约2.8伏，而hvdd可为大约3.6伏。当成像系统200处于掉电操作状态时，电荷泵204可能被停用，且因此高参考电压hvdd可能不再由电荷泵204提供。在一些实例中，由电荷泵204提供的hvdd的电压电平可能不一致地处于所要电平，并且有时可能低于avdd的电压电平。举例来说，归因于电荷泵204的可变性，hvdd的电压电平可随时间而变化。在一个实例中，电荷泵204可能花费时间在上电时提供完整的hvdd电压，例如电荷泵的输出204可能花费时间从零斜升到所要hvdd电平。虽然在掉电时晶体管210的漏极可经由开关212耦合到avdd，但在上电启动的一段时间，开关212可断开，并且由电荷泵204提供的电压最初可能小于在电荷泵204开始产生hvdd参考电压时的所要hvdd电平。因此，归因于hvdd的电压电平小于avdd的电压电平，可存在可发生锁存的至少两种可能情况-(1)在电荷泵204正将hvdd的输出电平增加到所要电平时的上电开始，及(2)在电荷泵204不恰当操作导致hvdd的低电压电平的时间期间。为减轻锁存的机会，abb电路223可监测成像系统200的操作状态及hvdd的电压电平两者，并且响应于那些变量中的任一者或两者，自适应地将avdd或hvdd耦合到pmos晶体管208及210的体端子。abb电路223可具有至少三个输入及输出，其输出可耦合到节点a。三个输入可经耦合以接收avdd、hvdd及指示成像系统200的操作状态的信号。在一些实例中，指示操作状态的信号可处于低逻辑电平(例如“0”)以指示上电，并且处于高逻辑电平(例如“1”)以指示掉电。然而，也可使用相反的惯例。abb电路223可包含具有一或多个晶体管及一或多个逻辑门的电路以响应于成像系统200的操作状态及/或avdd及hvdd的相对电压电平而用avdd或hvdd自适应地偏置节点a，进而偏置晶体管208及210的体端子。举例来说，在掉电状态下，abb电路223可将avdd耦合到节点a。为了扩展所述实例，当处于上电状态时，abb电路223可响应于两个参考电压中的哪一者处于较高的电压电平而将avdd或hvdd耦合到节点a。在上电期间，abb电路223可比较两个参考电压的电压电平，并且将两个电压中的较高电压耦合到节点a。除了可能导致hvdd的电压水平下降到低于avdd的电压电平的电荷泵的可变性之外，hvdd垫214还可能变得短接到接地，例如，其可能导致hvdd的电压电平下降到低于avdd的电压电平。在一些实施例中，由于电流放电操作模式，hvdd垫214可能短接到接地。然而，归因于abb电路223监测由avdd及hvdd提供的相对电压电平，所以在电压电平hvdd下降到低于avdd的电压电平的情况下，体端子可耦合到两者中较大的一者。一般来说，abb电路223至少在上电操作状态下监测两个电压参考源(例如avdd及hvdd)的电压电平，并自适应地将两者中的较高者耦合到行解码电路209的体端子以确保电路的所要操作。在一些实例中，abb电路223可被描述为具有两个部分-偏置或耦合部分及控制部分。偏置部分将参考电压耦合到行解码电路晶体管的体端子，且控制部分控制何时及什么参考电压耦合。然而，尽管为了易于描述可将abb电路223描述为具有两个部分，但abb电路223通常可为能够响应于图像系统200的操作状态及/或参考电压的相对电压电平而将一或两个电压耦合到行解码电路209中的每一者的单一电路。虽然对abb电路223的论述使用两个参考电压作为实例，但参考电压的数目是本发明的非限制性方面，并且可考虑任何数目的电压电平。图3是根据本发明的实施例的自适应体偏置电路323的一个实例的示意图。自适应体偏置(abb)电路323可为abb电路223及abb电路123的实例。abb电路323的说明性实例被展示包含体偏置电路316及体偏置控制电路314。体偏置电路316被展示包含四个pmos晶体管-晶体管302、304、306及308-大体上如图3中所展示来布置。通过选择性地启用及停用四个晶体管的子集，体偏置电路316可将两个参考电压中的一者耦合到节点a。参考电压的选择性耦合可由控制电路314控制。体偏置电路316的说明性实例被展示包含串联耦合在节点a与第一参考电压avdd之间的晶体管302及304。还包含串联耦合在节点a与第二参考电压hvdd之间的晶体管306及308。在一些实例中，参考电压avdd的电压电平可能低于参考电压hvdd的电压电平。串联耦合的晶体管302及304可形成第一偏置路径310，并且串联耦合的晶体管306及308可形成第二偏置路径312。第一偏置路径310可包含串联耦合的晶体管302及304，并且可经选择性地启用以将avdd耦合到节点a。如所展示，晶体管302可通过源极耦合到节点a，并且进一步通过漏极耦合到晶体管304的漏极。晶体管302的栅极可经耦合以从控制电路314接收控制信号b。控制信号b可启用及停用晶体管302。晶体管304可通过源极耦合到参考电压avdd，且晶体管304的栅极可经耦合以从控制电路314接收控制信号c，控制信号c能够启用/停用晶体管304。第二偏置路径312可包含串联耦合的晶体管306及308，并且可被选择性地启用以将hvdd耦合到节点a。晶体管306可通过源极耦合到节点a，并且通过漏极进一步耦合到晶体管308的漏极。晶体管306的栅极可经耦合以从偏置控制电路314接收控制信号d。控制信号可启用及停用晶体管306。晶体管308可通过源极耦合到参考电压hvdd，且晶体管308的栅极可经耦合以从控制逻辑接收控制信号e，控制信号e能够启用/停用晶体管308。通过其相应晶体管的启用及停用，第一及第二偏置路径310及312可选择性地将avdd或hvdd耦合到节点a。第一偏置路径310或第二偏置路径312是启用还是停用可基于由体偏置控制电路314提供的控制信号b、c、d及e。一般来说，哪些晶体管启用以及哪些晶体管停用可响应于主机系统(例如成像系统100或200)的操作状态，并进一步响应于avdd及hvdd的相对电压电平。体偏置控制电路314可响应于指示操作状态的信号以及相对于参考电压avdd的电压电平的参考电压hvdd的电压电平来控制体偏置电路316。体偏置控制电路314可提供控制信号b、c、d及e。因而，如果操作状态信号指示掉电状态，那么体偏置控制电路314可提供控制信号b及c以启用第一偏置路径310，并且提供控制信号d及e以停用第二偏置路径312。在操作状态指示上电状态的情况下，控制电路314可基于确定hvdd的电压电平大于avdd的电压电平来提供控制信号以启用第二偏置路径312，并且停用第一偏置路径310。然而，如果体偏置控制电路314确定hvdd的电压电平小于avdd的电压电平，那么在上电状态，体偏置控制电路314可提供控制信号以启用第一偏置路径310并停用第二偏置路径312。举例来说，在掉电期间或者在hvdd的电压电平在上电期间小于avdd的电压电平时，将avdd耦合到节点a可防止或减小由行解码电路的晶体管(例如行解码电路209的晶体管208及210)引起的锁存的机会。其它情况也可能导致hvdd的电压电平小于avdd的电压电平，例如hvdd的电流放电操作致使其电压电平为低。图4是根据本发明的实施例的体偏置控制电路414的一个实例的示意图。体偏置控制电路414可为体偏置控制电路314的实例。体偏置控制电路414可提供控制信号，以经由体偏置电路(例如体偏置电路316)选择性地将两个参考电压源中的一者耦合到行解码器电路晶体管的体端子。说明性体偏置控制电路414被展示包含比较器402、或非门404、电平移位器406以及第一及第二反相器408及410。体偏置控制电路414，响应于参考电压avdd及hvdd的电压电平，并且进一步响应于指示例如成像系统100或200等主机系统的操作状态的信号，可提供一组控制信号，用于穿过体偏置电路(例如体偏置电路316)耦合avdd或hvdd。可具有迟滞的比较器402可具有非反相输入、反相输入及启用输入。在一些实例中，比较器402可由avdd参考电压偏置。非反相输入可经耦合以接收参考电压avdd，且反相输入可经耦合以接收参考电压hvdd。启用输入可经耦合以接收指示主机系统的操作状态的信号，此信号可指示主机系统或主机系统的至少一部分是处于上电还是掉电操作状态。当响应于指示上电操作状态的信号而启用比较器402时，比较器402可比较avdd与hvdd的电压电平，并且作为响应，提供指示hvdd的电压电平大于还是小于avdd的输出。然而，当比较器402响应于指示掉电操作状态的信号被停用时，比较器402可将其输出放置于高阻抗状态或提供低逻辑电平输出，例如零电压信号。可由avdd参考电压偏置的或非门404可具有耦合到比较器402的输出的一个输入，以及经耦合以接收指示主机系统的操作状态的信号的另一输入。或非门404的输出可耦合到电平移位器406的输入，并且还可在输出c上提供控制信号。在操作中，由或非门404提供的输出信号可基于两个输入，且高逻辑电平信号可基于avdd参考电压。可被hvdd参考电压偏置的电平移位器406可具有耦合到或非门404的输出的输入。电平移位器406的输出可在输出b上提供控制信号。可作为缓冲器操作的电平移位器406可将输入信号的电压电平从基于avdd的电压电平移位到基于hvdd的电压电平。一般来说，如所属领域技术人员将理解，仅可针对具有高逻辑电平的信号(例如“1”)发生电压移位，其可由具有高电压的信号表示。可由avdd偏置的第一反相器408可具有耦合到或非门404的输出的输入，并且在输出d上提供控制信号。可由hvdd偏置的第二反相器410可具有耦合到电平移位器406的输出的输入，并且在输出e上提供控制信号。偏置体控制电路414可提供四个输出，例如输出b、c、d及e。由四个输出提供的信号可为提供给体偏置电路的控制信号，例如体偏置电路316。举例来说，输出b可耦合到晶体管302的栅极，并且向晶体管302提供启用/禁止控制信号。类似地，输出c可耦合到晶体管304的栅极，输出d耦合到晶体管306的栅极，且输出e耦合到晶体管308的栅极。在操作中并且使用低逻辑电平信号(例如，“0”)来指示上电，以及高逻辑电平信号(例如“1”)以指示掉电，并且进一步使比较器402在hvdd的电压大于avdd的电压时输出低逻辑电平信号，导出用于体偏置控制电路414的以下逻辑表。针对或非门404输入，左侧的数字表示比较器402的输出，且右侧的数字表示指示操作状态的信号，例如，“0”代表上电，且“1”代表掉电。或非门输入输出b输出c输出d输出e00hvddavdd000100avddhvvdd1000avddhvvdd1100avddhvvdd基于上表，当指示操作状态的信号为“1”时(例如掉电)，输出b及c可为低，例如零伏，且输出d及e可为高，例如分别为hvdd及avdd。控制信号的此组合可启用晶体管302及304并停用晶体管306及308。应注意，晶体管302到308是pmos晶体管，且因而在低电压耦合到其栅极端子时启用，并且在高电压耦合时停用。因此，参考电压avdd可耦合到节点a，而参考电压hvdd可从节点a去耦合。另外，当指示操作状态的信号为“0”时(例如上电)，b、c、d及e的输出可能受到比较器402的输出的影响。举例来说，如果hvdd的电压电平被确定为大于avdd的电压电平(其可导致比较器402的低输出)，那么输出b及c可为高，例如分别为hvdd及avdd，且输出d及e可为低，例如零伏。控制信号的此组合可停用晶体管302及304，并启用晶体管306及308。因而，体偏置电路316可将hvdd耦合到节点a。然而，如果确定hvdd的电压电平小于avdd的电压电平(其可导致比较器402的高输出)，那么输出b及c可为低的，例如零伏，并且输出d及e可为高，例如分别为hvdd及avdd。控制信号的此组合启用晶体管302及304并停用晶体管306及308。尽管系统可能处于上电，但偏置控制电路414可致使体偏置电路316将avdd耦合到节点a。体偏置电路316及体偏置控制电路414的组合可为图1的abb电路123及图2的abb电路223的实例。体偏置电路316及体偏置控制电路414的组合可包含在例如成像系统100等成像系统中，以防止或减小在行地址解码电路的pmos晶体管内发生锁存的机会。不希望本发明的所说明的实例的以上描述(包含摘要中所描述的内容)为穷尽性或将本发明限于所揭示的具体形式。尽管本文描述本发明的特定实例是出于说明性目的，但所属领域的技术人员将认识到，在本发明范围内各种修改是可能的。依据以上详细描述可对本发明做出这些修改。所附权利要求书中使用的术语不应解释为将本发明限于本说明书中所揭示的特定实例。而是，本发明的范围全部由所附权利要求书确定，所附权利要求书应根据权利要求解释的既定原则来解释。当前第1页12