半导体装置结构及其制造方法与流程

本发明的一些实施例系有关于半导体装置结构及其制造方法，且特别系有关于一种具有栅极结构的半导体装置结构及其制造方法。

背景技术：

半导体积体电路(ic)工业已经历快速成长。积体电路材料与设计上的技术演进已开创积体电路的世代。每一世代相较于前一世代，具有更小且更复杂的电路。

在积体电路的演变过程中，通常功能性密度(即，每晶片面积所具有的内连元件数)已随着几何尺寸(即，使用工艺所能制作的最小元件尺寸(或线宽))的缩减而增加。此缩小化工艺一般借着增加制作效率及降低相关成本而获益。

然而，这些演进已增加处理与制造积体电路的复杂度。由于特征尺寸(featuresize)持续缩减，工艺亦持续变得更难以进行。因此，为了形成具有越来越小的可靠半导体元件，正面临着挑战。

技术实现要素：

本发明的一些实施例提供一种半导体装置结构，包括：基板；多个侧壁间隔物，位于基板上；栅极结构，位于基板上，且位于上述多个侧壁间隔物之间，其中栅极结构包括：栅极介电层，顺应性位于上述多个侧壁间隔物的侧表面上以及位于上述多个侧壁间隔物之间的基板上；功函数层，顺应性位于栅极介电层上；金属电极，位于功函数层上；及氮化物层，覆盖功函数层及/或金属电极；以及多个源极/漏极区，位于栅极结构的相对侧的基板中。

本发明的一些实施例更提供一种半导体装置结构的制造方法，包括：提供基板；形成多个侧壁间隔物于基板上；形成栅极结构于基板上，其中栅极结构位于上述多个侧壁间隔物之间，且栅极结构包括：栅极介电层，顺应性位于上述多个侧壁间隔物的侧表面上以及位于上述多个侧壁间隔物之间的基板上；功函数层，顺应性位于栅极介电层上；及金属电极，位于功函数层上；以及进行氮化步骤，将金属电极的顶部氮化为第一氮化物层。

为让本发明的一些实施例的特征、和优点能更明显易懂，下文特举出一些实施例，并配合所附图式，作详细说明如下。

附图说明

图1a-1h系本发明一些实施例的半导体装置结构在其制造方法中各阶段的剖面图。

图2系根据本发明另一些实施例的半导体装置结构的剖面图。

图3系根据本发明另一些实施例的半导体装置结构的剖面图。

其中，附图标记说明如下：

100半导体基板；

102虚置栅极结构；

104虚置栅极介电层；

106虚置栅极电极；

108侧壁间隔物；

110源极/漏极区；

112蚀刻停止材料层；

114介电材料层；

116蚀刻停止层；

118介电层；

120凹口；

122侧表面；

124顶表面；

126栅极介电材料层；

128功函数材料层；

130金属材料层；

132栅极结构；

134a栅极介电层；

136a功函数层；

136b功函数层；

138a金属电极；

138b金属电极；

140第一氮化物层；

142第二氮化物层；

144氮化物层；

146层间介电层；

200半导体基板；

208侧壁间隔物；

210源极/漏极区；

216蚀刻停止层；

218介电层；

222侧表面；

224顶表面；

232栅极结构；

234a栅极介电层；

236b功函数层；

238b金属电极；

240第一氮化物层；

242第二氮化物层；

244氮化物层；

246层间介电层；

248鳍结构；

300半导体基板；

308侧壁间隔物；

310源极/漏极区；

316蚀刻停止层；

318介电层；

322侧表面；

324顶表面；

332栅极结构；

334a栅极介电层；

336b功函数层；

338b金属电极；

340第一氮化物层；

342第二氮化物层；

344氮化物层；

346层间介电层；

1000半导体装置结构；

2000半导体装置结构；

3000半导体装置结构。

具体实施方式

以下针对本发明一些实施例的半导体装置结构及其制造方法作详细说明。应了解的是，以下的叙述提供许多不同的实施例或例子，用以实施本发明一些实施例的不同样态。以下所述特定的元件及排列方式仅为简单清楚描述本发明一些实施例。当然，这些仅用以举例而非本发明的限定。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明一些实施例，不代表所讨论的不同实施例及/或结构之间具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触的情形。或者，亦可能间隔有一或更多其它材料层的情形，在此情形中，第一材料层与第二材料层之间可能不直接接触。

此外，实施例中可能使用相对性的用语，例如“较低”或“底部”及“较高”或“顶部”，以描述图式的一个元件对于另一元件的相对关系。能理解的是，如果将图式的装置翻转使其上下颠倒，则所叙述在“较低”侧的元件将会成为在“较高”侧的元件。

除非另外定义，在此使用的全部用语(包括技术及科学用语)具有与此篇发明所述技术领域的技术人员所通常理解的相同涵义。能理解的是，这些用语，例如在通常使用的字典中定义的用语，应被解读成具有与相关技术及本发明的背景或上下文一致的意思，而不应以一理想化或过度正式的方式解读，除非在本发明的一些实施例有特别定义。

本发明一些实施例可配合图式一并理解，本发明的一些实施例的图式亦被视为发明说明的一部分。需了解的是，本发明的一些实施例的图式并未以实际装置及元件的比例绘示。在图式中可能夸大实施例的形状与厚度以便清楚表现出本发明的一些实施例的特征。此外，图式中的结构及装置系以示意的方式绘示，以便清楚表现出本发明的一些实施例的特征。

值得注意的是，在后文中“基板”一词可包括半导体晶片上已形成的元件与覆盖在晶片上的各种膜层，其上方可以已形成任何所需的半导体元件，不过此处为了简化图式，仅以平整的基板表示之。此外，“基板表面”系包括半导体晶片上最上方且暴露的膜层，例如一硅表面、一绝缘层及/或金属线。

参见图1a，根据本发明一些实施例，提供半导体基板100。在一些实施例中，半导体基板100为块材半导体基板(bulksemiconductorsubstrate)。块材半导体基板可为半导体晶片，例如硅晶片。在一些实施例中，半导体基板100包括元素半导体材料(例如，硅)或其它元素半导体材料，例如锗。在一些其它实施例中，半导体基板100包括化合物半导体。化合物半导体可包括砷化镓、碳化硅、砷化铟、磷化铟、其它适合的化合物半导体、或前述的组合。

在一些实施例中，半导体基板100为绝缘层上覆半导体(semiconductor-on-insulator，soi)基板。绝缘层上覆半导体基板可借着使用氧植入分离(separationbyimplantationofoxygen，simox)工艺、晶片接合工艺、其它可应用方法、或前述的组合而制作。

在一些实施例中，半导体基板100包括各种掺杂区(未显示)，其取决于半导体元件的设计需求。掺杂区例如包括p型井(p-typewells)及/或n型井(n-typewells)。在一些实施例中，掺杂区掺杂有p型掺质。例如，掺杂区掺杂有硼或bf2。在一些实施例中，掺杂区掺杂有n型掺质。例如，掺杂区掺杂有磷或砷。在一些实施例中，一些掺杂区为p型掺杂，而其它掺杂区为n型掺杂。

如图1a所示，根据一些实施例，于半导体基板100上形成一或更多虚置栅极结构(dummygatestructures)。例如，形成了虚置栅极结构102。根据一些实施例，如图1a所示，虚置栅极结构102包括设于半导体基板100上的虚置栅极介电层104及设于虚置栅极介电层104上的虚置栅极电极106。

在本发明一些实施例中，相对性的用语例如“下”、“上”、“水平”、“垂直”、“之下”、“之上”、“顶部”、“底部”等等应被理解为该段以及相关图式中所绘示的方位。此相对性的用语仅是为了方便说明之用，其并不代表其所叙述的装置需以特定方位来制造或运作。而关于接合、连接的用语例如“连接”、“互连”等，除非特别定义，否则可指两个结构系直接接触，或者亦可指两个结构并非直接接触，其中有其它结构设于此两个结构之间。且此关于接合、连接的用语亦可包括两个结构都可移动，或者两个结构都固定的情况。

在一些实施例中，虚置栅极介电层104系由氧化硅、氮化硅、氮氧化硅、高介电常数(high-k)介电材料、或前述的组合所制成。在本发明的一些实施例中，此高介电常数(high-k)介电材料的材料为金属氧化物、金属氮化物、金属硅化物、过渡金属氧化物、过渡金属氮化物、过渡金属硅化物、金属的氮氧化物、金属铝酸盐、锆硅酸盐、锆铝酸盐。例如，此高介电常数(high-k)介电材料可为lao、alo、zro、tio、ta2o5、y2o3、srtio3(sto)、batio3(bto)、bazro、hfo2、hfo3、hfzro、hflao、hfsio、hfsion、lasio、alsio、hftao、hftio、hftatio、hfalon、(ba,sr)tio3(bst)、al2o3、其它适当材料的其它高介电常数介电材料、或上述组合。

在本发明的一些实施例中，此虚置栅极介电层104系通过化学气相沉积法(cvd)或旋转涂布法形成，此化学气相沉积法例如可为低压化学气相沉积法(lowpressurechemicalvapordeposition，lpcvd)、低温化学气相沉积法(lowtemperaturechemicalvapordeposition，ltcvd)、快速升温化学气相沉积法(rapidthermalchemicalvapordeposition，rtcvd)、电浆辅助化学气相沉积法(plasmaenhancedchemicalvapordeposition，pecvd)、原子层化学气相沉积法的原子层沉积法(atomiclayerdeposition，ald)或其它常用的方法。

在一些实施例中，虚置栅极电极106为多晶硅或其它适合的导电材料。在一些实施例中，虚置栅极电极106将于后续步骤被其它导电材料(例如，金属材料)取代。在本发明的一些实施例中，虚置栅极电极106系通过前述的化学气相沉积法(cvd)、物理气相沉积(pvd)工艺、其它可应用工艺、或前述的组合。

如图1a所示，根据一些实施例，于虚置栅极结构102的侧壁之上形成多个侧壁间隔物108。例如，如图1a所示，于虚置栅极结构102的相对的两个侧壁之上分别形成两个侧壁间隔物108。侧壁间隔物108可用以在后续工艺中辅助源极/漏极区的形成。在一些实施例中，侧壁间隔物108系由氮化硅、氮氧化硅、碳化硅、其它适合的材料、或前述的组合所制成。

在一些实施例中，于半导体基板100及虚置栅极结构102之上沉积侧壁间隔物材料层。在本发明的一些实施例中，侧壁间隔物材料层系通过使用化学气相沉积工艺、物理气相沉积工艺、旋涂工艺、其它可应用工艺、或前述的组合而沉积。之后，进行蚀刻工艺(例如，非等向性蚀刻)以部分移除侧壁间隔物材料层。因此，侧壁间隔物材料层在虚置栅极结构102的侧壁上的余留部分形成了侧壁间隔物108。

接着，如图1a所示，根据本发明一些实施例，于虚置栅极结构102的相对侧的半导体基板100中形成多个源极/漏极区110。例如，如图1a所示，于虚置栅极结构102的相对侧的半导体基板100中形成两个源极/漏极区110。

在本发明的一些实施例中，此源极/漏极区110系通过离子注入步骤形成。例如，当此源极/漏极区110为n型掺杂区时，可于预定形成源极/漏极区110的区域注入磷离子或砷离子以形成n型源极/漏极区110。在本发明其它一些实施例中，当此源极/漏极区110为p型掺杂区时，可于预定形成源极/漏极区110的区域注入硼离子、铟离子或二氟化硼离子(bf2⁺)以形成p型源极/漏极区110。

在本发明的一些实施例中，于进行上述注入工艺之后，可进行退火工艺(例如，快速热工艺，rapidthermalprocess(rtp))以修复源极/漏极区110中硅的结晶结构，并活化源极/漏极区110中的掺质。

在一些实施例中，源极/漏极区110被侧壁间隔物108所覆盖，且不延伸至虚置栅极结构102下。在其它一些实施例中，源极/漏极区110被侧壁间隔物108所覆盖，且延伸至虚置栅极结构102下。

然而，本发明实施例不限于此。在其它一些实施例中，源极/漏极区110不被侧壁间隔物108所覆盖，且不延伸至侧壁间隔物108之下。

接着，如图1b所示，根据本发明一些实施例，顺应性沉积蚀刻停止材料层(etchstopmateriallayer，esl)112于虚置栅极结构102、侧壁间隔物108及半导体基板100上。详细而言，此蚀刻停止材料层112系顺应性覆盖虚置栅极结构102的顶表面、侧壁间隔物108的顶表面及侧表面，及半导体基板100的顶表面。

在本发明的一些实施例中，此蚀刻停止材料层112的材料包括氮化硅、氧化硅、氮氧化硅及/或其它适合的材料。在本发明的一些实施例中，此蚀刻停止材料层112系使用化学气相沉积(cvd)法或旋转涂布法形成。此化学气相沉积法例如可为低压化学气相沉积法、低温化学气相沉积法、快速升温化学气相沉积法、电浆辅助化学气相沉积法、原子层化学气相沉积法的原子层沉积法或其它常用的方法。

接着，如图1b所示，根据本发明一些实施例，于蚀刻停止材料层112上毯覆性沉积介电材料层114。如图1b所示，根据本发明一些实施例，介电材料层114覆盖蚀刻停止材料层112。

在一些实施例中，介电材料层114系由适合的介电材料所制成。适合的介电材料可包括氧化硅、氮氧化硅、硼硅玻璃(borosilicateglass，bsg)、磷硅玻璃(phosphoricsilicateglass，psg)、硼磷硅玻璃(borophosphosilicateglass，bpsg)、氟化硅玻璃(fluorinatedsilicateglass，fsg)、低介电常数材料(low-kmaterial)、多孔介电材料、其它可应用材料、或前述的组合。根据一些实施例，介电材料层114系使用化学气相沉积(cvd)法或旋转涂布法形成。此化学气相沉积法例如可为低压化学气相沉积法、低温化学气相沉积法、快速升温化学气相沉积法、电浆辅助化学气相沉积法、原子层化学气相沉积法的原子层沉积法或其它常用的方法。

接着，如图1c所示，根据本发明一些实施例，进行平坦化工艺以薄化介电材料层114，并移除蚀刻停止材料层112位于虚置栅极结构102与侧壁间隔物108上的部分。平坦化工艺例如包括化学机械研磨(chemicalmechanicalpolishing，cmp)工艺。

如图1c所示，根据本发明一些实施例，于进行平坦化工艺之后，虚置栅极结构102的顶表面与侧壁间隔物108的顶表面被露出。在本发明的一些实施例中，于进行平坦化工艺之后，留下的蚀刻停止材料层112形成蚀刻停止层116，而留下的介电材料层114形成介电层118。

如图1c所示，根据本发明一些实施例，蚀刻停止层116系位于侧壁间隔物108的侧表面上及半导体基板100的顶表面上。如图1c所示，根据本发明一些实施例，介电层118系位于此蚀刻停止层116上。

接着，在一些实施例中，进行一或更多的金属栅极置换工艺以置换虚置栅极结构102。

首先，如图1d所示，根据本发明一些实施例，移除虚置栅极结构102，并形成凹口120。详细而言，如图1d所示，根据本发明一些实施例，虚置栅极结构102的虚置栅极介电层104及虚置栅极电极106被移除。

此外，如图1d所示，根据本发明一些实施例，凹口120露出侧壁间隔物108的相对的侧表面122，且露出位于侧壁间隔物108之间的半导体基板100的顶表面124。

在本发明的一些实施例中，虚置栅极结构102系通过蚀刻步骤形成。此蚀刻步骤包括干蚀刻、湿蚀刻或上述的组合。

接着，如图1e所示，根据本发明一些实施例，顺应性沉积栅极介电材料层126于凹口120中及侧壁间隔物108的顶表面、蚀刻停止层116的顶表面、介电层118的顶表面上。

详细而言，如图1e所示，根据本发明一些实施例，栅极介电材料层126系顺应性覆盖侧壁间隔物108的相对的侧表面122、及位于侧壁间隔物108之间的半导体基板100的顶表面124，且此栅极介电材料层126亦顺应性覆盖侧壁间隔物108的顶表面、蚀刻停止层116的顶表面、及介电层118的顶表面。

在本发明的一些实施例中，此栅极介电材料层126的材料为氧化硅、氮化硅、氮氧化硅、高介电常数(high-k)介电材料、或其它任何适合的介电材料、或上述的组合。此高介电常数(high-k)介电材料的材料可为金属氧化物、金属氮化物、金属硅化物、过渡金属氧化物、过渡金属氮化物、过渡金属硅化物、金属的氮氧化物、金属铝酸盐、锆硅酸盐、锆铝酸盐。例如，此高介电常数(high-k)介电材料可为lao、alo、zro、tio、ta2o5、y2o3、srtio3(sto)、batio3(bto)、bazro、hfo2、hfo3、hfzro、hflao、hfsio、hfsion、lasio、alsio、hftao、hftio、hftatio、hfalon、(ba,sr)tio3(bst)、al2o3、其它适当材料的其它高介电常数介电材料、或上述组合。

在本发明的一些实施例中，此栅极介电材料层126系通过化学气相沉积法(cvd)或旋转涂布法形成，此化学气相沉积法例如可为低压化学气相沉积法(lowpressurechemicalvapordeposition，lpcvd)、低温化学气相沉积法(lowtemperaturechemicalvapordeposition，ltcvd)、快速升温化学气相沉积法(rapidthermalchemicalvapordeposition，rtcvd)、电浆辅助化学气相沉积法(plasmaenhancedchemicalvapordeposition，pecvd)、原子层化学气相沉积法的原子层沉积法(atomiclayerdeposition，ald)或其它常用的方法。

继续参见图1e，于栅极介电材料层126上顺应性沉积功函数材料层128。在本发明的一些实施例中，功函数材料层128顺应性覆盖栅极介电材料层126。

在本发明的一些实施例中，此功函数材料层128用以对晶体管提供所需的功函数以增进元件效能，包括增进临界电压(thresholdvoltage)。在形成nmos晶体管的实施例中，功函数材料层128可为n型金属，其能够提供适合于元件的功函数值(workfunctionvalue)。功函数值例如是等于或小于约4.5ev。n型金属可包括金属、金属碳化物、金属氮化物、或前述的组合。例如，n型金属包括钽、氮化钽、或前述的组合。

另一方面，在形成pmos晶体管的实施例中，功函数材料层128可为p型金属，其能够提供适合于元件的功函数值。功函数值例如是等于或大于约4.8ev。p型金属可包括金属、金属碳化物、金属氮化物、其它适合的材料、或前述的组合。例如，p型金属包括钛、氮化钛、其它适合的材料、或前述的组合。

在此，“约”、“大约”、“大抵”的用语通常表示在一给定值或范围的20％之内，例如是10％之内，且例如是5％之内，或3％之内，或2％之内，或1％之内，或0.5％之内。在此给定的数量为大约的数量，亦即在没有特定说明“约”、“大约”、“大抵”的情况下，仍可隐含“约”、“大约”、“大抵”的含义。

此外，功函数材料层128亦可由铪、锆、钛、钽、铝、金属碳化物(例如，碳化铪、碳化锆、碳化钛、碳化铝)、钌(ruthenium)、钯(palladium)、铂、钴、镍、或前述的组合所制成。

接着，继续参见图1e，于功函数材料层128上毯覆性沉积金属材料层130。在本发明的一些实施例中，金属材料层130毯覆性覆盖功函数材料层128。

在本发明的一些实施例中，金属材料层130的材料包括但不限于钨、铜、铝、金、铬、镍、铂、钛、铱、铑、上述的合金、上述的组合或其它导电性佳的金属材料(例如铝铜合金(alcu)、铝硅铜合金(alsicu))。

在本发明的一些实施例中，此金属材料层130的材料系通过前述的化学气相沉积法(cvd)、溅镀法、电阻加热蒸镀法、电子束蒸镀法、或其它任何适合的沉积方式形成。

如图1e所示，根据本发明一些实施例，栅极介电材料层126、功函数材料层128与金属材料层130填满凹口120。

接着，如图1f所示，根据本发明一些实施例，进行平坦化工艺以移除位于凹口120外的栅极介电材料层126、功函数材料层128与金属材料层130，并于凹口120内形成栅极结构132。如图1f所示，根据本发明一些实施例，此栅极结构132系位于半导体基板100上，且位于两个侧壁间隔物108之间。

详细而言，如图1f所示，根据本发明一些实施例，于进行平坦化工艺后，留在凹口120内的栅极介电材料层126形成栅极介电层134a，留在凹口120内的功函数材料层128形成功函数层136a，而留在凹口120内的金属材料层130形成金属电极138a。

如图1f所示，根据本发明一些实施例，栅极介电层134a系顺应性覆盖侧壁间隔物108的相对的侧表面122、以及位于侧壁间隔物108之间的半导体基板100的顶表面124。

此外，如图1f所示，根据本发明一些实施例，功函数层136a系顺应性位于此栅极介电层134a上，而金属电极138a系位于此功函数层136a上。

在本发明的一些实施例中，栅极介电层134a的材料为氧化硅、氮化硅、氮氧化硅、高介电常数(high-k)介电材料、或其它任何适合的介电材料、或上述的组合。此高介电常数(high-k)介电材料的材料可为金属氧化物、金属氮化物、金属硅化物、过渡金属氧化物、过渡金属氮化物、过渡金属硅化物、金属的氮氧化物、金属铝酸盐、锆硅酸盐、锆铝酸盐。例如，此高介电常数(high-k)介电材料可为lao、alo、zro、tio、ta2o5、y2o3、srtio3(sto)、batio3(bto)、bazro、hfo2、hfo3、hfzro、hflao、hfsio、hfsion、lasio、alsio、hftao、hftio、hftatio、hfalon、(ba,sr)tio3(bst)、al2o3、其它适当材料的其它高介电常数介电材料、或上述组合。

在本发明的一些实施例中，功函数层136a的材料为n型金属，其能够提供适合于元件的功函数值(workfunctionvalue)。功函数值例如是等于或小于约4.5ev。n型金属可包括金属、金属碳化物、金属氮化物、或前述的组合。例如，n型金属包括钽、氮化钽、或前述的组合。

在本发明其它一些实施例中，功函数层136a的材料为p型金属，其能够提供适合于元件的功函数值。功函数值例如是等于或大于约4.8ev。p型金属可包括金属、金属碳化物、金属氮化物、其它适合的材料、或前述的组合。例如，p型金属包括钛、氮化钛、其它适合的材料、或前述的组合。

此外，功函数层136a的材料为亦可为铪、锆、钛、钽、铝、金属碳化物(例如，碳化铪、碳化锆、碳化钛、碳化铝)、钌(ruthenium)、钯(palladium)、铂、钴、镍、或前述的组合。

在本发明的一些实施例中，金属电极138a的材料为钨、铜、铝、金、铬、镍、铂、钛、铱、铑、上述的合金、上述的组合或其它导电性佳的金属材料(例如铝铜合金(alcu)、铝硅铜合金(alsicu))。

继续参见图1f，栅极结构132包括此栅极介电层134a、顺应性设于此栅极介电层134a上的功函数层136a、以及位于此功函数层136a上的金属电极138a。此外，如图1f所示，根据本发明一些实施例，于进行上述平坦化工艺之后，栅极介电层134a的顶表面、功函数层136a的顶表面、以及金属电极138a的顶表面皆被暴露。

此外，如图1f所示，根据本发明一些实施例，源极/漏极区110系位于此栅极结构132的相对侧的半导体基板100中。

接着，如图1g所示，根据本发明一些实施例，进行氮化步骤以将金属电极138a的顶部氮化为第一氮化物层140，并将功函数层136a的顶部氮化为第二氮化物层142。

如图1g所示，根据本发明一些实施例，金属电极138a未被氮化的部分系称为金属电极138b，而功函数层136a未被氮化的部分系称为功函数层136b。

能理解的是，虽然在此可使用用语“第一”、“第二”、“第三”等来叙述各种元件、组成成分、区域、层、及/或部分，这些元件、组成成分、区域、层、及/或部分不应被这些用语限定，且这些用语仅是用来区别不同的元件、组成成分、区域、层、及/或部分。因此，以下讨论的一第一元件、组成成分、区域、层、及/或部分可在不偏离本发明一些实施例的教示的情况下被称为一第二元件、组成成分、区域、层、及/或部分。

如图1g所示，根据本发明一些实施例，第一氮化物层140系位于金属电极138b的顶表面上，而第二氮化物层142系位于功函数层136b的顶表面上。或者，如图1g所示，根据本发明一些实施例，第一氮化物层140与第二氮化物层142系共同作为一氮化物层144，且此氮化物层144覆盖功函数层136b的顶表面及金属电极138b的顶表面。

在本发明的一些实施例中，通过在栅极结构132的金属电极138b与功函数层136b上形成氮化物层144，可使此栅极结构132的金属电极138b与功函数层136b于后续步骤中不接触环境中的氧气或含有氧的分子，例如水分子。藉此，可防止或减少栅极结构132的金属电极138b与功函数层136b于后续步骤中被氧化而造成栅极结构132的电阻上升的情形。因此，可提升半导体装置结构的性能。

继续参见图1g，根据本发明一些实施例，氮化物层144直接接触栅极介电层134a。详细而言，如图1g所示，根据本发明一些实施例，第一氮化物层140直接接触第二氮化物层142，而第二氮化物层142直接接触栅极介电层134a。此外，继续参见图1g，根据本发明一些实施例，氮化物层144与侧壁间隔物108彼此分隔。

继续参见图1g，根据本发明一些实施例，功函数层136b的顶表面与金属电极138b的顶表面大抵同高。此外，如图1g所示，根据本发明一些实施例，功函数层136b的顶表面低于栅极介电层134a的顶表面、侧壁间隔物108的顶表面、蚀刻停止层116的顶表面、及介电层118的顶表面。

此外，如图1g所示，根据本发明一些实施例，金属电极138b的顶表面低于栅极介电层134a的顶表面、侧壁间隔物108的顶表面、蚀刻停止层116的顶表面、及介电层118的顶表面。

此外，如图1g所示，根据本发明一些实施例，第一氮化物层140的顶表面与栅极介电层134a的顶表面、侧壁间隔物108的顶表面、蚀刻停止层116的顶表面、及介电层118的顶表面大抵同高。

此外，如图1g所示，根据本发明一些实施例，第二氮化物层142的顶表面与栅极介电层134a的顶表面、侧壁间隔物108的顶表面、蚀刻停止层116的顶表面、及介电层118的顶表面大抵同高。

根据本发明一些实施例，此第一氮化物层140的厚度为约5埃(angstrom)至约50埃，例如为约10埃至约30埃，或约25埃至约35埃。

根据本发明一些实施例，此第二氮化物层142的厚度为约5埃(angstrom)至约50埃，例如为约10埃至约30埃，或约25埃至约35埃。

在此，“约”、“大约”、“大抵”的用语通常表示在一给定值或范围的20％之内，例如是10％之内，且例如是5％之内，或3％之内，或2％之内，或1％之内，或0.5％之内。在此给定的数量为大约的数量，亦即在没有特定说明“约”、“大约”、“大抵”的情况下，仍可隐含“约”、“大约”、“大抵”的含义。

根据本发明一些实施例，氮化物层144的材料包括金属氮化物或金属氮碳化物。

详细而言，根据本发明一些实施例，第一氮化物层140的材料为氮化钨、氮化铜、氮化铝、氮化金、氮化铬、氮化镍、氮化铂、氮化钛、氮化铱、氮化铑、氮化铝铜、氮化铝硅铜、其它适合的材料、或前述的组合。

根据本发明一些实施例，第二氮化物层142的材料为氮化钛、氮化钽、氮化铪、氮化锆、氮化铝、氮碳化铪、氮碳化锆、氮碳化钛、氮碳化铝、氮化钌、氮化钯、氮化铂、氮化钴、氮化镍、其它适合的材料、或前述的组合。

在本发明的一些实施例中，第一氮化物层140与第二氮化物层142的材料不同。然而，在本发明其它一些实施例中，第一氮化物层140与第二氮化物层142的材料相同。

在本发明的一些实施例中，若功函数层136a的材料为金属氮化物，例如为氮化钛或氮化钽，则氮化步骤所形成的第二氮化物层142亦为金属氮化物，例如为氮化钛或氮化钽。然而，此功函数层136a或所形成的功函数层136b具有第一氮含量，而第二氮化物层142具有第二氮含量，且此第二氮含量大于第一氮含量。

继续参见图1f-1g，根据本发明一些实施例，上述氮化步骤包括对金属电极138a的顶部及功函数层136a的顶部施加氮电浆，使金属电极138a的顶部与氮电浆反应形成第一氮化物层140，并使功函数层136a的顶部与氮电浆反应形成第二氮化物层142。

或者，在本发明其它一些实施例中，上述氮化步骤包括对金属电极138a的顶部及功函数层136a的顶部施加氮气，并加热金属电极138a的顶部及功函数层136a的顶部，使金属电极138a的顶部与氮气反应形成第一氮化物层140，并使功函数层136a的顶部与氮气反应形成第二氮化物层142。

然而，本发明实施例并不限于此。金属电极138a的顶部及功函数层136a的顶部系通过任何其它可应用的方法形成第一氮化物层140及第二氮化物层142。

此外，参见图1f-1g，根据本发明一些实施例，于上述氮化步骤中，栅极介电层134a并未被氮化。

接着，如图1h所示，根据本发明一些实施例，于栅极结构132、侧壁间隔物108、蚀刻停止层116、介电层118上毯覆性形成层间介电层146，并形成半导体装置结构1000。

在本发明的一些实施例中，层间介电层146的组成为氧化硅或低介电常数的介电材料。此低介电常数的介电材料可以是磷硅玻璃(phosphosilicateglass；psg)、硼磷硅玻璃(borophosphosilicateglass；bpsg)、氟硅玻璃(fluorinatedsilicateglass；fsg)、碳氧化硅(sioxcy)、旋涂式玻璃(spin-on-glass)、旋涂式高分子(spin-on-polymers)、碳化硅材料、前述的化合物、前述的复合材料或前述的组合。

在本发明的一些实施例中，此层间介电层146具有平坦的上表面。层间介电层146系使用化学气相沉积(cvd)法或旋转涂布法形成。此化学气相沉积法例如可为低压化学气相沉积法(lowpressurechemicalvapordeposition，lpcvd)、低温化学气相沉积法(lowtemperaturechemicalvapordeposition，ltcvd)、快速升温化学气相沉积法(rapidthermalchemicalvapordeposition，rtcvd)、电浆辅助化学气相沉积法(plasmaenhancedchemicalvapordeposition，pecvd)、原子层化学气相沉积法的原子层沉积法(atomiclayerdeposition，ald)或其它常用的方法。

在本发明的一些实施例中，于形成此层间介电层146后，可形成多个源极/漏极接触插塞与栅极接触插塞(未绘示)。在本发明的一些实施例中，此多个源极/漏极接触插塞分别电性连接多个源极/漏极区110。在本发明的一些实施例中，此栅极接触插塞穿过氮化物层144且电性连接栅极结构132的金属电极138b及/或功函数层136b。

继续参见图1h，根据本发明一些实施例，半导体装置结构1000包括半导体基板100、位于半导体基板100上的多个侧壁间隔物108、以及位于半导体基板100上，且位于上述多个侧壁间隔物108之间的栅极结构132。

在本发明的一些实施例中，如图1h所示，栅极结构132包括顺应性位于上述多个侧壁间隔物108的侧表面122上以及位于上述多个侧壁间隔物108之间的半导体基板100的顶表面124上的栅极介电层134a。在本发明的一些实施例中，栅极结构132更包括顺应性位于栅极介电层134a上的功函数层136b、位于此功函数层136b上的金属电极138b、以及覆盖此功函数层136b及金属电极138b的氮化物层144。

在本发明的一些实施例中，栅极介电层134a的材料为氧化硅、氮化硅、氮氧化硅、高介电常数(high-k)介电材料、或其它任何适合的介电材料、或上述的组合。此高介电常数(high-k)介电材料的材料可为金属氧化物、金属氮化物、金属硅化物、过渡金属氧化物、过渡金属氮化物、过渡金属硅化物、金属的氮氧化物、金属铝酸盐、锆硅酸盐、锆铝酸盐。例如，此高介电常数(high-k)介电材料可为lao、alo、zro、tio、ta2o5、y2o3、srtio3(sto)、batio3(bto)、bazro、hfo2、hfo3、hfzro、hflao、hfsio、hfsion、lasio、alsio、hftao、hftio、hftatio、hfalon、(ba,sr)tio3(bst)、al2o3、其它适当材料的其它高介电常数介电材料、或上述组合。

在本发明的一些实施例中，功函数层136b的材料为n型金属，其能够提供适合于元件的功函数值(workfunctionvalue)。功函数值例如是等于或小于约4.5ev。n型金属可包括金属、金属碳化物、金属氮化物、或前述的组合。例如，n型金属包括钽、氮化钽、或前述的组合。

在本发明其它一些实施例中，功函数层136b的材料为p型金属，其能够提供适合于元件的功函数值。功函数值例如是等于或大于约4.8ev。p型金属可包括金属、金属碳化物、金属氮化物、其它适合的材料、或前述的组合。例如，p型金属包括钛、氮化钛、其它适合的材料、或前述的组合。

此外，功函数层136b的材料为亦可为铪、锆、钛、钽、铝、金属碳化物(例如，碳化铪、碳化锆、碳化钛、碳化铝)、钌(ruthenium)、钯(palladium)、铂、钴、镍、或前述的组合。

在本发明的一些实施例中，金属电极138b的材料为钨、铜、铝、金、铬、镍、铂、钛、铱、铑、上述的合金、上述的组合或其它导电性佳的金属材料(例如铝铜合金(alcu)、铝硅铜合金(alsicu))。

在本发明的一些实施例中，氮化物层144包括位于金属电极138b的顶表面上的第一氮化物层140，以及位于功函数层136b的顶表面上的第二氮化物层142。在本发明的一些实施例中，根据本发明一些实施例，第一氮化物层140的材料为氮化钨、氮化铜、氮化铝、氮化金、氮化铬、氮化镍、氮化铂、氮化钛、氮化铱、氮化铑、氮化铝铜、氮化铝硅铜、其它适合的材料、或前述的组合。

根据本发明一些实施例，第二氮化物层142的材料为氮化钛、氮化钽、氮化铪、氮化锆、氮化铝、氮碳化铪、氮碳化锆、氮碳化钛、氮碳化铝、氮化钌、氮化钯、氮化铂、氮化钴、氮化镍、其它适合的材料、或前述的组合。

在本发明的一些实施例中，第一氮化物层140与第二氮化物层142的材料不同。然而，在本发明其它一些实施例中，第一氮化物层140与第二氮化物层142的材料相同。

继续参见图1h，根据本发明一些实施例，半导体装置结构1000更包括位于侧壁间隔物108的侧表面上及半导体基板100的顶表面上的蚀刻停止层116，以及位于蚀刻停止层116上的介电层118。

继续参见图1h，根据本发明一些实施例，半导体装置结构1000更包括位于栅极结构132、侧壁间隔物108、蚀刻停止层116、介电层118上的层间介电层146。

在本发明的一些实施例中，半导体装置结构1000通过在栅极结构132的金属电极138b与功函数层136b上形成氮化物层144，可使此栅极结构132的金属电极138b与功函数层136b于后续步骤中不接触环境中的氧气或含有氧的分子，例如水分子。藉此，可防止或减少栅极结构132的金属电极138b与功函数层136b于后续步骤中被氧化而造成栅极结构132的电阻上升的情形。因此，可提升半导体装置结构的性能。

应注意的是，图1a-1h所示的实施例仅为说明之用，本发明一些实施例的范围并不以此为限。除上述图1a-1h所示的实施例以外，本发明一些实施例的半导体装置结构亦可有其它结构，如图2的实施例所示，此部分将于后文详细说明。故本发明一些实施例的范围并不以图1a-1h所示的实施例为限。

应注意的是，后文中与前文相同或相似的元件或膜层将以相同或相似的标号表示，其材料、制造方法与功能皆与前文所述相同或相似，故此部分在后文中将不再赘述。

参见图2，此图系根据本发明另一些实施例的半导体装置结构2000的剖面图。图2所示的实施例与前述图1h的实施例的差别在于半导体基板200包括一或更多鳍结构(finstructures)。如图2所示，根据一些实施例，半导体基板200包括鳍结构248。

根据本发明一些实施例，鳍结构248系借着蚀刻半导体基板200而形成。在本发明的一些实施例中，部分移除半导体基板200以形成凹陷(或沟槽)。在本发明的一些实施例中，此凹陷系使用微影工艺及蚀刻工艺来形成。因此，于凹陷之间形成了鳍结构248。

如图2所示，根据本发明一些实施例，栅极结构232系位于半导体基板200的鳍结构248上，且源极/漏极区210系位于此栅极结构232的相对侧的半导体基板200的鳍结构248中。

详细而言，参见图2，根据本发明一些实施例，半导体装置结构2000包括半导体基板200、位于半导体基板200上的多个侧壁间隔物208、以及位于半导体基板200上，且位于上述多个侧壁间隔物208之间的栅极结构232。

在本发明的一些实施例中，如图2所示，栅极结构232包括顺应性位于上述多个侧壁间隔物208的侧表面222上以及位于上述多个侧壁间隔物208之间的半导体基板200的顶表面224上的栅极介电层234a。在本发明的一些实施例中，栅极结构232更包括顺应性位于栅极介电层234a上的功函数层236b、位于此功函数层236b上的金属电极238b、以及覆盖此功函数层236b及金属电极238b的氮化物层244。

在本发明的一些实施例中，栅极介电层234a的材料为氧化硅、氮化硅、氮氧化硅、高介电常数(high-k)介电材料、或其它任何适合的介电材料、或上述的组合。此高介电常数(high-k)介电材料的材料可为金属氧化物、金属氮化物、金属硅化物、过渡金属氧化物、过渡金属氮化物、过渡金属硅化物、金属的氮氧化物、金属铝酸盐、锆硅酸盐、锆铝酸盐。例如，此高介电常数(high-k)介电材料可为lao、alo、zro、tio、ta2o5、y2o3、srtio3(sto)、batio3(bto)、bazro、hfo2、hfo3、hfzro、hflao、hfsio、hfsion、lasio、alsio、hftao、hftio、hftatio、hfalon、(ba,sr)tio3(bst)、al2o3、其它适当材料的其它高介电常数介电材料、或上述组合。

在本发明的一些实施例中，功函数层236b的材料为n型金属，其能够提供适合于元件的功函数值(workfunctionvalue)。功函数值例如是等于或小于约4.5ev。n型金属可包括金属、金属碳化物、金属氮化物、或前述的组合。例如，n型金属包括钽、氮化钽、或前述的组合。

在本发明其它一些实施例中，功函数层236b的材料为p型金属，其能够提供适合于元件的功函数值。功函数值例如是等于或大于约4.8ev。p型金属可包括金属、金属碳化物、金属氮化物、其它适合的材料、或前述的组合。例如，p型金属包括钛、氮化钛、其它适合的材料、或前述的组合。

在本发明其它一些实施例中，功函数层236b的材料为p型金属，其能够提供适合于元件的功函数值。功函数值例如是等于或大于约4.8ev。p型金属可包括金属、金属碳化物、金属氮化物、其它适合的材料、或前述的组合。例如，p型金属包括钛、氮化钛、其它适合的材料、或前述的组合。

在本发明的一些实施例中，金属电极238b的材料为钨、铜、铝、金、铬、镍、铂、钛、铱、铑、上述的合金、上述的组合或其它导电性佳的金属材料(例如铝铜合金(alcu)、铝硅铜合金(alsicu))。

在本发明的一些实施例中，氮化物层244包括位于金属电极238b的顶表面上的第一氮化物层240，以及位于功函数层236b的顶表面上的第二氮化物层242。在本发明的一些实施例中，根据本发明一些实施例，第一氮化物层240的材料为氮化钨、氮化铜、氮化铝、氮化金、氮化铬、氮化镍、氮化铂、氮化钛、氮化铱、氮化铑、氮化铝铜、氮化铝硅铜、其它适合的材料、或前述的组合。

根据本发明一些实施例，第二氮化物层242的材料为氮化钛、氮化钽、氮化铪、氮化锆、氮化铝、氮碳化铪、氮碳化锆、氮碳化钛、氮碳化铝、氮化钌、氮化钯、氮化铂、氮化钴、氮化镍、其它适合的材料、或前述的组合。

在本发明的一些实施例中，第一氮化物层240与第二氮化物层242的材料不同。然而，在本发明其它一些实施例中，第一氮化物层240与第二氮化物层242的材料相同。

继续参见图2，根据本发明一些实施例，半导体装置结构2000更包括位于侧壁间隔物208的侧表面上及半导体基板200的顶表面上的蚀刻停止层216，以及位于蚀刻停止层216上的介电层218。

继续参见图2，根据本发明一些实施例，半导体装置结构2000更包括位于栅极结构232、侧壁间隔物208、蚀刻停止层216、介电层218上的层间介电层246。

在本发明的一些实施例中，半导体装置结构1000通过在栅极结构232的金属电极238b与功函数层236b上形成氮化物层244，可使此栅极结构232的金属电极238b与功函数层236b于后续步骤中不接触环境中的氧气或含有氧的分子，例如水分子。藉此，可防止或减少栅极结构232的金属电极238b与功函数层236b于后续步骤中被氧化而造成栅极结构232的电阻上升的情形。因此，可提升半导体装置结构的性能。

应注意的是，图1a-2所示的实施例仅为说明之用，本发明一些实施例的范围并不以此为限。除上述图1a-2所示的实施例以外，本发明一些实施例的半导体装置结构亦可有其它结构，如图3的实施例所示，此部分将于后文详细说明。故本发明一些实施例的范围并不以图1a-2所示的实施例为限。

应注意的是，后文中与前文相同或相似的元件或膜层将以相同或相似的标号表示，其材料、制造方法与功能皆与前文所述相同或相似，故此部分在后文中将不再赘述。

参见图3，此图系根据本发明另一些实施例的半导体装置结构3000的剖面图。图3所示的实施例与前述图1h的实施例的差别在于氮化物层344不包括位于功函数层的顶表面上的第二氮化物层，只包括位于金属电极338b的顶表面上的第一氮化物层340。

详细而言，参见图3，根据本发明一些实施例，半导体装置结构3000包括半导体基板300、位于半导体基板300上的多个侧壁间隔物308、以及位于半导体基板300上，且位于上述多个侧壁间隔物308之间的栅极结构332。

在本发明的一些实施例中，如图3所示，栅极结构332包括顺应性位于上述多个侧壁间隔物308的侧表面322上以及位于上述多个侧壁间隔物308之间的半导体基板300的顶表面324上的栅极介电层334a。在本发明的一些实施例中，栅极结构332更包括顺应性位于栅极介电层334a上的功函数层336a、位于此功函数层336a上的金属电极338b、以及覆盖此金属电极338b的氮化物层344。

在本发明的一些实施例中，栅极介电层334a的材料为氧化硅、氮化硅、氮氧化硅、高介电常数(high-k)介电材料、或其它任何适合的介电材料、或上述的组合。

在本发明的一些实施例中，功函数层336a的材料为n型金属，其能够提供适合于元件的功函数值(workfunctionvalue)。功函数值例如是等于或小于约4.5ev。n型金属可包括金属、金属碳化物、金属氮化物、或前述的组合。例如，n型金属包括钽、氮化钽、或前述的组合。

在本发明其它一些实施例中，功函数层336a的材料为p型金属，其能够提供适合于元件的功函数值。功函数值例如是等于或大于约4.8ev。p型金属可包括金属、金属碳化物、金属氮化物、其它适合的材料、或前述的组合。例如，p型金属包括钛、氮化钛、其它适合的材料、或前述的组合。

在本发明其它一些实施例中，功函数层336a的材料为p型金属，其能够提供适合于元件的功函数值。功函数值例如是等于或大于约4.8ev。p型金属可包括金属、金属碳化物、金属氮化物、其它适合的材料、或前述的组合。例如，p型金属包括钛、氮化钛、其它适合的材料、或前述的组合。

在本发明的一些实施例中，金属电极338b的材料为钨、铜、铝、金、铬、镍、铂、钛、铱、铑、上述的合金、上述的组合或其它导电性佳的金属材料(例如铝铜合金(alcu)、铝硅铜合金(alsicu))。

在本发明的一些实施例中，氮化物层344包括位于金属电极338b的顶表面上的第一氮化物层340，但不包括位于功函数层336a的顶表面上的第二氮化物层。在本发明的一些实施例中，根据本发明一些实施例，第一氮化物层340的材料为氮化钨、氮化铜、氮化铝、氮化金、氮化铬、氮化镍、氮化铂、氮化钛、氮化铱、氮化铑、氮化铝铜、氮化铝硅铜、其它适合的材料、或前述的组合。

继续参见图3，根据本发明一些实施例，半导体装置结构3000更包括位于侧壁间隔物308的侧表面上及半导体基板300的顶表面上的蚀刻停止层316，以及位于蚀刻停止层316上的介电层318。

继续参见图3，根据本发明一些实施例，半导体装置结构3000更包括位于栅极结构332、侧壁间隔物308、蚀刻停止层316、介电层318上的层间介电层346。

在本发明的一些实施例中，半导体装置结构3000通过在栅极结构332的金属电极338b上形成氮化物层344，可使此栅极结构332的金属电极338b于后续步骤中不接触环境中的氧气或含有氧之分子，例如水分子。藉此，可防止或减少栅极结构332的金属电极338b于后续步骤中被氧化而造成栅极结构332的电阻上升的情形。因此，可提升半导体装置结构的性能。

然而，本发明实施例不限于此。在本发明其它一些实施例中，氮化物层不包括于金属电极之顶表面上的第一氮化物层，只包括位于功函数层的顶表面上的第二氮化物层。此实施例在此不再赘述。

综上所述，在本发明的一些实施例中，通过在栅极结构的金属电极及/或功函数层上形成氮化物层，可使此栅极结构的金属电极与功函数层于后续步骤中不接触环境中的氧气或含有氧的分子，例如水分子。藉此，可防止或减少栅极结构的金属电极与功函数层于后续步骤中被氧化而造成栅极结构的电阻上升的情形。因此，可提升半导体装置结构的性能。

根据一些实施例，提供一种半导体装置结构，包括：基板；多个侧壁间隔物，位于基板上；栅极结构，位于基板上，且位于上述多个侧壁间隔物之间，其中栅极结构包括：栅极介电层，顺应性位于上述多个侧壁间隔物的侧表面上以及位于上述多个侧壁间隔物之间的基板上；功函数层，顺应性位于栅极介电层上；金属电极，位于功函数层上；及氮化物层，覆盖功函数层及/或金属电极；以及多个源极/漏极区，位于栅极结构的相对侧的基板中。

在一些实施例中，氮化物层的材料包括金属氮化物或金属氮碳化物。在一些实施例中，氮化物层包括位于金属电极上的第一氮化物层，及位于功函数层上的第二氮化物层，且第一氮化物层与第二氮化物层的材料不同。在其它一些实施例中，第一氮化物层与第二氮化物层的材料相同

在一些实施例中，氮化物层接触栅极介电层。在一些实施例中，氮化物层与上述多个侧壁间隔物彼此分隔。

根据一些实施例，提供一种半导体装置结构的制造方法，包括：提供基板；形成多个侧壁间隔物于基板上；形成栅极结构于基板上，其中栅极结构位于上述多个侧壁间隔物之间，且栅极结构包括：栅极介电层，顺应性位于上述多个侧壁间隔物的侧表面上以及位于上述多个侧壁间隔物之间的基板上；功函数层，顺应性位于栅极介电层上；及金属电极，位于功函数层上；以及进行氮化步骤，将金属电极的顶部氮化为第一氮化物层。

在一些实施例中，于氮化步骤中，功函数层的顶部被氮化为第二氮化物层。

在一些实施例中，氮化步骤包括对金属电极的顶部及功函数层的顶部施加氮电浆，使金属电极的顶部与氮电浆反应形成第一氮化物层，并使功函数层的顶部与氮电浆反应形成第二氮化物层。

在一些实施例中，氮化步骤包括对金属电极的顶部及功函数层的顶部施加氮气；及加热金属电极的顶部及功函数层的顶部，使金属电极的顶部与氮气反应形成第一氮化物层，并使功函数层的顶部与氮气反应形成第二氮化物层。在一些实施例中，于氮化步骤中，栅极介电层未被氮化。

值得注意的是，以上所述的元件尺寸、元件参数、以及元件形状皆非为本发明的限制条件。此技术领域中具有通常知识者可以根据不同需要调整这些设定值。另外，本发明的实施例的半导体装置结构及其制造方法并不仅限于图1a-2所图示的状态。本发明一些实施例可以仅包括图1a-2的任何一或多个实施例的任何一或多项特征。换言之，并非所有图示的特征均须同时实施于本发明一些实施例的半导体装置结构及其制造方法中。

虽然本发明的一些实施例及其优点已揭露如上，但应该了解的是，任何本领域技术人员，在不脱离上述本发明的一些实施例的精神和范围内，当可作更动、替代与润饰。此外，上述本发明的一些实施例的保护范围并未局限于说明书内所述特定实施例中的工艺、机器、制造、物质组成、装置、方法及步骤，任何本领域技术人员可从本发明的一些实施例揭示内容中理解现行或未来所发展出的工艺、机器、制造、物质组成、装置、方法及步骤，只要可以在此处所述实施例中实施大抵相同功能或获得大抵相同结果皆可根据本发明的一些实施例使用。因此，本发明的一些实施例的保护范围包括上述工艺、机器、制造、物质组成、装置、方法及步骤。另外，每一申请专利范围构成个别的实施例，且本发明的一些实施例的保护范围也包括各个申请专利范围及实施例的组合。