半导体器件及其制作方法与流程

本发明属于集成电路制造技术领域，具体涉及半导体器件及其制作方法。

背景技术：

tsv(throughsiliconvia，硅通孔)技术是通过在芯片与芯片之间，晶圆和晶圆之间制造垂直导通，实现芯片之间互连的新技术，其能在三维方向使得堆叠密度更大。

tsv技术中常采用一种tsv嵌套孔结构，这种tsv嵌套孔结构为深孔与浅孔搭配使用的结构，其需要通过三个光罩，经三次刻蚀形成。这种tsv嵌套孔结构能在很大程度上解决键合后的金属互连的需求。但是，发明人发现，这种tsv嵌套孔结构在实际应用中的局限性也日益突出。具体而言，这种tsv嵌套孔结构通过纵向相通的tsv嵌套孔连接上下晶圆的金属层，上下晶圆的金属层分布设计时受纵向相通的tsv嵌套孔横向制程的限制约束，如上下晶圆的金属层横向距离不能太远，如果太远则为了开孔连接，上晶圆的有效面积都被浪费。同时随深孔的深宽比增大，填充层在深孔中的填充和去除也较为困难。

技术实现要素：

本发明的目的在于提供半导体器件制作方法以及半导体器件，以解决现有的tsv嵌套孔结构设计方面晶圆的灵活性较低，同时随深孔的深宽比增大导致工艺制程难度增加的问题。

为解决上述技术问题，本发明提供半导体器件制作方法，包括：

提供键合后的第一晶圆和第二晶圆，所述第一晶圆包括第一衬底、第一介质层和第一金属层，所述第二晶圆包括第二衬底、第二介质层和第二金属层，所述第一介质层面向所述第二介质层；

执行第一次刻蚀工艺，形成第一开孔，所述第一开孔贯穿所述第一衬底，所述第一开孔位于所述第一金属层上方；

形成填充层，所述填充层填充所述第一开孔。

执行第二次刻蚀工艺，形成第二开孔，所述第二开孔贯穿所述第一衬底、第一介质层和部分厚度的第二介质层，所述第二开孔位于所述第二金属层上方；

执行第三次刻蚀工艺，以暴露所述第一开孔下方的第一金属层和第二开孔下方的所述第二金属层，所述第三次刻蚀工艺为无掩膜刻蚀；

形成互连层，所述互连层通过所述第一开孔和所述第二开孔与所述第一金属层和第二金属层电连接；以及，

形成引出层，所述引出层位于所述第一晶圆上并与所述互连层电连接。

本发明还提供半导体器件，包括：

第一晶圆和第二晶圆，所述第一晶圆包括第一衬底、第一介质层和第一金属层，所述第二晶圆包括第二衬底、第二介质层和第二金属层，所述第一介质层面向所述第二介质层；

第一开孔和第二开孔，所述第一开孔贯穿所述第一衬底并位于所述第一金属层上方，所述第二开孔贯穿所述第一衬底、第一介质层和部分厚度的第二介质层并位于所述第二金属层上方；

互连层，形成于所述第一开孔和所述第二开孔中，所述互连层与所述第一金属层和所述第二金属层电连接；以及，

引出层，形成于所述第一晶圆上，所述引出层与所述第一开孔和所述第二开孔中的互连层电连接。

本发明提供半导体器件，第一开孔贯穿第一衬底并位于第一金属层上方，第二开孔贯穿第一衬底、第一介质层和部分厚度的第二介质层并位于第二金属层上方，第一开孔与第二开孔并不相互连通，即第一开孔和第二开孔是纵向分离的，最后是通过互连层使的第一金属层和第二金属层电连接，即横向连接，不再受tsv嵌套孔横向制程的限制约束，提高了晶圆设计的灵活性。并且，本发明中采用填充层填充第一开孔，第一开孔贯穿第一衬底(该第一开孔为浅孔)，解决了tsv嵌套孔结构中填充层在深孔中填充和去除困难的问题。

另外，本发明通过第一次刻蚀和第二次刻蚀形成第一开孔和第二开孔，通过第三次刻蚀工艺暴露所述第一开孔下方的第一金属层和第二开孔下方的所述第二金属层，所述第三次刻蚀工艺为无掩膜刻蚀(无需采用光罩)，本发明与传统的tsv嵌套孔结构采用三次光罩相比，减少了一道光罩，从而减小制程工艺复杂度，降低了生产成本。

附图说明

图1为一种tsv嵌套结构形成方法中上晶圆和下晶圆键合后的剖面示意图；

图2为一种tsv嵌套结构形成方法中形成第一开孔后的剖面示意图；

图3为一种tsv嵌套结构形成方法中形成第二开孔后的剖面示意图；

图4为一种tsv嵌套孔结构形成方法中填充barc后的剖面示意图；

图5为一种tsv嵌套孔结构形成方法中回刻蚀barc后的剖面示意图；

图6为一种tsv嵌套孔结构形成方法中涂覆光刻胶层后的剖面示意图；

图7为一种tsv嵌套孔结构形成方法中形成光刻胶开口后的剖面示意图；

图8为一种tsv嵌套孔结构形成方法中形成第三开孔后的剖面示意图；

图9为一种tsv嵌套孔结构形成方法中去除barc和光刻胶层后的剖面示意图；

图10为一种tsv嵌套孔结构形成方法中暴露出第一金属层和第二金属层后的剖面示意图；

图11为一种tsv嵌套孔结构形成方法中形成互连层后的剖面示意图；

图12为一种tsv嵌套孔结构形成方法中形成引出层后的剖面示意图；

图13为一种tsv嵌套孔结构中barc的填充和去除有气泡时的剖面示意图；

图14为本发明一实施例的半导体器件制作方法的流程图；

图15为本发明一实施例中第一晶圆和第二晶圆键合后器件的剖面示意图；

图16为本发明一实施例中形成第一开孔后的的剖面示意图；

图17为本发明一实施例中第一开孔barc填充后的的剖面示意图；

图18为本发明一实施例中第一开孔barc回刻蚀后的的剖面示意图；

图19为本发明一实施例中形成图形化的光刻胶的剖面示意图；

图20为本发明一实施例中形成第二开孔后的的剖面示意图；

图21为本发明一实施例中形成隔离层的剖面示意图；

图22为本发明一实施例中通过刻蚀将金属层都暴露后的的剖面示意图；

图23为本发明一实施例中在第一开孔和第二开孔形成互连层的的剖面示意图；

图24为本发明一实施例中形成引出层实现金属互连后的的剖面示意图。

其中，附图标记如下：

10-下晶圆；

101-第一衬底；102-第一介质层；103-第一金属层；104-第一刻蚀停止层；

102a-第一介质层第一部分；102b-第一介质层第二部分；

20-上晶圆；

201-第二衬底；202-第二介质层；203-第二金属层；204-第二刻蚀停止层204；

202a-第二介质层第一部分；202b-第二介质层第二部分；

205-barc；206-光刻胶层；206’-光刻胶开口；207-互连层；208-引出层；

209-气泡；

70-键合界面；

51-第一开孔；52-第二开孔；53-第三开孔；

30-第二晶圆；

301-第二衬底；302-第二介质层；303-第二金属层；304-第二刻蚀停止层；

302a-第二介质层第一部分；302b-第二介质层第二部分；

40-第一晶圆；

401-第一衬底；402-第一介质层；403-第一金属层；404-第一刻蚀停止层；

402a-第一介质层第一部分；402b-第一介质层第二部分；

405-氧化层；406-氮化层；407-barc；408-光刻胶；408’-光刻胶开口；

409-隔离层；410-互连层；411-第三介质层；412-连接孔；413-引出层；

80-键合界面；

61-第一开孔；62-第二开孔。

具体实施方式

如背景所述，目前的tsv嵌套孔结构实现金属互连在实际应用中存在局限性。究其原因，tsv嵌套孔结构采用深孔与浅孔搭配的方式，通过纵向相通的tsv嵌套孔连接上下晶圆的金属层，上下晶圆的金属层分布设计时受纵向相通的tsv嵌套孔横向制程的限制约束，如上下晶圆的金属层横向距离不能太远，如果太远则为了开孔连接，上晶圆的有效面积都被浪费。同时随深孔的深宽比增大，填充层在深孔中填充和去除困难。因此采用tsv嵌套孔结构设计方面晶圆的灵活性较低，同时随深孔的深宽比增大工艺制程难度增加。

具体参见图1～12，这种tsv嵌套结构形成方法包括如下步骤。

首先，如图1所示，上晶圆20和下晶圆10键合，形成键合界面70，其中上晶圆20为倒置状态。下晶圆10包括第一衬底101、第一介质层102和第一金属层103；上晶圆20包括第二衬底201、第二介质层202和第二金属层203，所述第一介质层102面向所述第二介质层202。其中，第一介质层102包括第一介质层第一部分102a和第一介质层第二部分102b，所述第一金属层103嵌设于所述第一介质层第一部分102a和第一介质层第二部分102b之间；第二介质层202包括第二介质层第一部分202a和第二介质层第二部分202b，所述第二金属层203嵌设于所述第二介质层第一部分202a和第二介质层第二部分202b之间。进一步的，下晶圆10还包括第一刻蚀停止层104，所述第一刻蚀停止层104位于所述第一金属层103与第一介质层第二部分102b之间；上晶圆20还包括第二刻蚀停止层204，所述第二刻蚀停止层204位于所述第二金属层203与第二介质层第二部分202b之间。

接着，如图2所示，执行第一次光刻、刻蚀工艺，第一次刻蚀工艺终止于第二介质层第一部分202a，形成第一开孔51，所述第一开孔51贯穿第二衬底201，并位于第一金属层103和第二金属层203正上方，暴露出第二介质层第一部分202a表面。

接着，如图3所示，执行第二次光刻、刻蚀工艺，第二次刻蚀工艺终止于第一刻蚀停止层104，形成第二开孔52，所述第二开孔52贯穿第二介质层202和第一介质层第二部分102b，暴露出第一刻蚀停止层104的表面，所述第二开孔52与第一开孔51连通。

接着，如图4所示，在第一开孔51和第二开孔52内填充barc(bottomantireflectivecoating，底部抗反射涂层)205，barc205还覆盖第二衬底201的表面。

接着，如图5所示，回刻蚀去除第二衬底201表面和第一开孔51中的barc，剩余的barc顶面与第二介质层第一部分202a表面齐平。

接着，如图6所示，在第一开孔51中涂覆光刻胶层206，所述光刻胶层206还覆盖第二衬底201的表面。

接着，如图7和图8所示，图形化所述光刻胶层206，以形成光刻胶开口206’，并利用图形化的光刻胶层206作掩膜，执行第三次刻蚀工艺，第三次刻蚀工艺刻蚀掉部分的第二介质层第一部分202a，形成第三开孔53。

接着，去除第二开孔52中的barc205和光刻胶层206，去除之后如图9所示。

接着，如图9和图10所示，执行干法刻蚀工艺，去除第二开孔52底部的第一刻蚀停止层104，同时还去除被所述第三开孔53暴露出的第二金属层203上方的第二介质层第一部分202a，从而暴露出第二金属层203和第一金属层103，以形成由第一开孔51、第二开孔52和第三开孔53组成的tsv嵌套孔结构。

接着，如图11所示，在tsv嵌套孔中填充互连层207，通过互连层207实现第二金属层203和第一金属层103的电连接。

最后，如图12所示，在互连层207上方形成引出层208，以实现信号引出。

然而，发明人发现，采用这种方式形成的第二开孔52的深宽比较大。如图13所示，当第二开孔52的深度增加时，barc205的填充难度增加，具体而言，在较深的第二开孔52中barc205不易填充满，且会出现气泡209，并且，barc205的去除难度也随之增加。

另一方面，通过一个纵向延伸的tsv嵌套孔连接第一金属层103和第二金属层203，第一金属层103和第二金属层203分布设计时受tsv嵌套孔的位置限制，如果两金属层的横向距离太远，为了实现二者的电连接，要求tsv嵌套孔的横向尺寸较大，导致晶圆的有效面积被浪费。

基于上述研究，本发明实施例提供了一种半导体器件制作方法，如图14所示，包括如下步骤：

s1、提供键合后的第一晶圆和第二晶圆，所述第一晶圆包括第一衬底、第一介质层和第一金属层，所述第二晶圆包括第二衬底、第二介质层和第二金属层，所述第一介质层面向所述第二介质层；

s2、执行第一次刻蚀工艺，形成第一开孔，所述第一开孔贯穿所述第一衬底，所述第一开孔位于所述第一金属层上方；

s3、执行第二次刻蚀工艺，形成第二开孔，所述第二开孔贯穿所述第一衬底、第一介质层和部分厚度的第二介质层，所述第二开孔位于所述第二金属层上方；

s4、执行第三次刻蚀工艺，以暴露所述第一开孔下方的第一金属层和第二开孔下方的所述第二金属层；

s5、形成互连层，所述互连层通过所述第一开孔和所述第二开孔与所述第一金属层和第二金属层电连接；以及，

s6、形成引出层，所述引出层位于所述第一晶圆上并与所述互连层电连接。

本发明提供半导体器件，第一开孔贯穿第一衬底并位于第一金属层上方，第二开孔贯穿第一衬底、第一介质层和部分厚度的第二介质层并位于第二金属层上方，第一开孔与第二开孔并不相互连通，即第一开孔和第二开孔是纵向分离的，最后是通过互连层使的第一金属层和第二金属层电连接，即横向连接，不再受tsv嵌套孔横向制程的限制约束，提高了晶圆设计的灵活性。并且，本发明中采用填充层填充第一开孔，第一开孔贯穿第一衬底(该第一开孔为浅孔)，解决了tsv嵌套孔结构中填充层在深孔中填充和去除困难的问题。

以下结合附图和具体实施例对本发明进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需要说明的是，附图均采用非常简化的形式且使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

需说明的是，在两个晶圆堆叠时总有一个晶圆处于上部，一个晶圆处于下部，但本发明并不限定第一晶圆和第二晶圆哪个晶圆必须要放在上方/下方，而是可以互换上下晶圆的位置。在本文中，为了描述简单、方便，只示出了这两个晶圆的一种位置关系，而本领域技术人员均能理解，在本文中描述的所有技术内容也同样适用于“第一晶圆”与“第二晶圆”的位置上下颠倒的情况，此时堆叠式半导体装置的各层的位置关系也相应地上下颠倒。在一些情况下，优选地，在对两个晶圆进行键合处理期间，将晶圆弯曲度(bow)比较大的晶圆放在下面。但是，在这种情况下，在晶圆键合结束后，也可以根据实际需求来决定是否上下颠倒，从而确定最终哪个晶圆在上面、哪个晶圆在下面。

如图15所示，在步骤s1中，提供键合后的第一晶圆40和第二晶圆30，第一晶圆40和第二晶圆30形成键合界面80。

所述第一晶圆40包括第一衬底401、第一介质层402和第一金属层403，所述第二晶圆30包括第二衬底301、第二介质层302和第二金属层303，所述第一介质层402面向所述第二介质层302。所述第一介质层402包括第一介质层第一部分402a和第一介质层第二部分402b，所述第一金属层403嵌设于所述第一介质层第一部分402a和第一介质层第二部分402b之间；所述第二介质层302包括第二介质层第一部分302a和第二介质层第二部分302b，所述第二金属层303嵌设于所述第二介质层第一部分302a和第二介质层第二部分302b之间；所述第一晶圆40还包括第一刻蚀停止层404，所述第一刻蚀停止层404位于所述第一金属层403与第一介质层第二部分402b之间；所述第二晶圆30还包括第二刻蚀停止层304，所述第二刻蚀停止层304位于所述第二金属层303与第二介质层第二部分302b之间。

优选的，两晶圆键合后，还对第一晶圆10和/或第二晶圆20进行减薄。

应理解，在本文中，“第一”、“第二”、“第三”、“第四”等编号只是为了对具有相同名称的各个不同部件或工艺进行区分之用，并不意味着顺序或位置关系等。另外，对于具有相同名称的各个不同部件，例如“第一衬底”和“第二衬底”、“第一介质层”和“第二介质层”等等，并不意味着它们都具有相同的结构或部件。例如，尽管图中未示出，但是在绝大部分情况下，“第一衬底”和“第二衬底”中形成的部件都不一样，衬底的结构也可能不一样。在一些实施方式中，衬底可以为半导体衬底，由适合于半导体装置的任何半导体材料(诸如si、sic、sige等)制成。在另一些实施方式中，衬底也可以为绝缘体上硅(soi)、绝缘体上锗硅等各种复合衬底。本领域技术人员均理解衬底不受到任何限制，而是可以根据实际应用进行选择。衬底中可以形成有各种装置(不限于半导体装置)构件(图中未示出)。衬底还可以已经形成有其他层或构件，例如：栅极结构、接触孔、介质层、金属连线和通孔等等。

如图16所示，第一衬底401表面形成介质层，所述介质层可以包括形成于第一衬底401上的氧化层405和形成于氧化层405上的氮化层406。氮化层406作为钝化层起保护作用，氧化层405起缓解氮化层406应力的作用。

然后执行第一次光刻、刻蚀工艺，第一次刻蚀工艺终止于第一介质层第一部分402a，形成第一开孔61，第一开孔61贯穿第一衬底401，并位于第一金属层403上方，暴露出第一介质层第一部分402a表面。

如图17所示，形成填充层，本实施例中所述填充层为barc(bottomantireflectivecoating，底部抗反射涂层)407，其填充第一开孔61并覆盖氮化层406的表面。

如图18所示，执行回刻蚀工艺，去除氮化层406表面的barc。

如图19所示，在氮化层406表面形成图形化的光刻胶408，以形成光刻胶开口408’，所述光刻胶开口408’位于第二金属层303的上方。

如图19和图20所示，执行第二次刻蚀工艺，终止于第二刻蚀停止层304，形成第二开孔62，第二开孔62贯穿第一衬底401、第一介质层402和第二介质层第二部分302b，并位于第二金属层303的上方。之后去除氮化层406表面的光刻胶408和第一开孔61中的底部抗反射涂层407，去除之后的结构如图20所示。

如图21所示，在氮化层406表面形成一隔离层409，所述隔离层409覆盖第一开孔61、第二开孔62和氮化层406表面。

如图22所示，执行第三次刻蚀工艺，第三次刻蚀采用无掩膜干法刻蚀(无需采用光罩)，去除第一开孔61底部、第二开孔62底部以及氮化层406表面的隔离层，暴露出第一开孔61下方的第一金属层403和第二开孔62下方的第二金属层303。由于本实施例中，第三次刻蚀工艺为无掩膜刻蚀，无需采用光罩，与传统的tsv嵌套孔结构采用三次光罩相比，减少了一道光罩，从而减小制程工艺复杂度，降低了生产成本。

如图23所示，形成互连层410，所述互连层410例如是填充所述第一开孔61和所述第二开孔62并覆盖所述氮化层406表面，之后执行化学机械研磨工艺，去除氮化层406表面的互连层。所述互连层410通过第一开孔61和第二开孔62与第一金属层403和第二金属层303电连接。所述互连层410为导电材料，可以为铜或铜合金，如采用电镀铜方式填充第一开孔61和第二开孔62。

如图24所示，形成引出层413，引出层413位于第一晶圆40上并与所述互连层410电连接。具体实施时，形成引出层413具体步骤例如是包括：首先，形成第三介质层411，所述第三介质层411位于氮化层406表面；接着，执行第四次刻蚀工艺，形成连接孔412，连接孔412贯穿第三介质层411并位于第一开孔61和第二开孔62上方；再接着，形成引出层413，所述引出层413通过连接孔412与第一开孔61和第二开孔62中的互连层410电连接。所述引出层413可以为铝层，通过在第三介质层411表面整体沉积铝，之后反刻蚀形成。

本发明实施例的半导体器件，如图24所示，包括：

第一晶圆40和第二晶圆30，所述第一晶圆40包括第一衬底401、第一介质层402和第一金属层403，所述第二晶圆30包括第二衬底301、第二介质层302和第二金属层303，所述第一介质层402面向所述第二介质层302；

第一开孔61和第二开孔62，所述第一开孔61贯穿所述第一衬底401并位于所述第一金属层403上方，所述第二开孔62贯穿所述第一衬底401、第一介质层402和部分厚度的第二介质层302并位于所述第二金属层303上方；

互连层410，形成于所述第一开孔61和所述第二开孔62中，所述互连层410与所述第一金属层403和所述第二金属层303电连接；以及，

引出层412，形成于所述第一晶圆40上，所述引出层412与所述第一开孔61和所述第二开孔62中的互连层410电连接。

其中，所述第一开孔61和所述第二开孔62垂直于所述第一晶圆40和第二晶圆30表面的截面的形状为倒梯形。

另外，虽然图中只示出了半导体器件的一个两金属层之间的电连接结构，但是本领域技术人员均理解，对于要实现金属互连的两晶圆之间都要形成至少一个这样的两金属层之间的电连接结构。

综上所述，本发明将第一晶圆和第二晶圆键合后，形成介质层；再通过两次刻蚀过程在第一晶圆的第一金属层上方形成第一开孔，在第二晶圆的第二金属层上方形成第二开孔，此时金属层不露出；然后形成隔离膜，再通过干法刻蚀将第一晶圆和第二晶圆的金属层同时暴露出；可用电镀铜的方式在两个开孔内填充金属铜，进行化学机械研磨；之后在晶圆表面沉积介质层起绝缘和保护的作用，再对介质层进行光刻及刻蚀形成连接孔，最后沉积金属薄膜，进行刻蚀，实现两个晶圆间的金属互连和信号引出。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。