一种静电放电保护电路的制作方法

本发明属于半导体集成电路技术领域，具体涉及一种静电放电保护电路。

背景技术：

静电放电是在电子装配过程中电路板与元件损坏的一个熟悉且被低估的根源。它影响着每一个制造商，无论其大小。虽然很多人认为他们是在静电放电安全的环境中生产产品，但事实上静电放电有关的损坏继续给全世界电子制造工业带来每年数十亿美金的代价。

一颗静电放电设计良好的芯片，应该在每个输入和输出脚上都有专门的静电放电保护电路。而scr(可控硅，siliconcontrolledrectifier)结构作为一种常用的静电放电保护电路，起着非常重要的作用。常见的scr(可控硅)结构如图1所示，是由第一p层p1、第一n层n1、第二p层p2、第二n层n2四层三端结构元件，共有三个pn结。其作为传统的静电放电保护电路，具有面积小，放电能力强的优点。但是，由于其同时具有三个pn结，造成比较容易触发闩锁效应，从而导致芯片的烧毁。

技术实现要素：

为解决现有可控硅型静电放电电路容易触发闩锁效应的技术问题，本发明提供了一种静电放电保护电路。

一种静电放电保护电路，该电路包括：第一p层p1、第一n层n1、多晶硅层poly、第二p层p2、第二n层n2，所述第一p层p1、第一n层n1、第二p层p2、第二n层n2依次叠加，所述多晶硅层poly位于所述第二p层p2内部且与所述第一n层n1的一面的中间部分相接触。

上述静电放电保护电路在传统的静电放电保护电路的基础上，在第一n层n1与第二p层p2这两层之间插入了多晶硅层poly，实践证明，多晶硅层的引入大大降低了闩锁效应触发的可能，提高了电路的静电放电性能。

附图说明

图1是传统的静电放电保护电路结构示意图；

图2是本发明实施方式提供的静电放电保护电路结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本发明进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。

为解决现有可控硅型静电放电电路容易触发闩锁效应的技术问题，本发明提供了一种静电放电保护电路，如图2所示，该电路包括：第一p层p1、第一n层n1、多晶硅层poly、第二p层p2、第二n层n2，所述第一p层p1、第一n层n1、第二p层p2、第二n层n2依次叠加，所述多晶硅层poly位于所述第二p层p2内部且与所述第一n层n1的一面的中间部分相接触。

上述静电放电保护电路在传统的静电放电保护电路的基础上，在第一n层n1与第二p层p2这两层之间插入了多晶硅层poly，实践证明，多晶硅层的引入大大降低了闩锁效应触发的可能，提高了电路的静电放电性能。

应当理解的是，本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的原理，而不构成对本发明的限制。因此，在不偏离本发明的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。此外，本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。

技术特征：

技术总结
本发明提供了一种静电放电保护电路，属于半导体集成电路技术领域。该电路包括：第一P层P1、第一N层N1、多晶硅层POLY、第二P层P2、第二N层N2，所述第一P层P1、第一N层N1、第二P层P2、第二N层N2依次叠加，所述多晶硅层POLY位于所述第二P层P2内部且与所述第一N层N1的一面的中间部分相接触。该静电放电保护电路在传统的静电放电保护电路的基础上，在第一N层N1与第二P层P2这两层之间插入了多晶硅层POLY，实践证明，多晶硅层的引入大大降低了闩锁效应触发的可能，提高了电路的静电放电性能。

技术研发人员：不公告发明人
受保护的技术使用者：长沙方星腾电子科技有限公司
技术研发日：2017.07.10
技术公布日：2017.11.03