于2016年11月15日提交的日本专利申请No.2016-222053的公开内容(包括说明书、附图和摘要)通过引用全部并入本文中。
技术领域
本发明涉及半导体装置及其制造技术，并且涉及有效地应用于例如包括以光波导和布线为代表的传输线的半导体装置及其制造技术的技术。
背景技术：
日本未经审查的专利申请公开No.2004-349622(专利文献1)描述了一种技术，其中：布置包括与栅电极相同的材料的虚设电极；以及提供包括与侧壁相同的材料的虚设图案。
日本未经审查的专利申请公开No.Hei 5(1993)-347365(专利文献2)描述了一种技术，其中提供包括硅氧化物膜的虚设布线。
日本未经审查的专利申请公开No.2006-294765(专利文献3)描述了一种技术，其中包括透明材料的虚设图案布置在与光接收部分平面地重叠的经平坦化的层中。
相关技术文献
专利文献
[专利文献1]日本未经审查的专利申请公开No.2004-349622
[专利文献2]日本未经审查的专利申请公开No.Hei 5(1993)-347365
[专利文献3]日本未经审查的专利申请公开No.2006-294765
技术实现要素：
考虑到多个半导体装置的集成，多层传输线是必要的。在这种情况下，有必要使存在于传输线之间的层间绝缘膜平坦化，因此可以设想布置虚设图案。另一方面，当传输线包括例如光波导时，存在为了抑制由接近图案造成的光干扰而不能将虚设图案布置在光波导周围的情况。此外，即使当传输线包括布线时，也对于可能造成寄生电容的虚设图案的布置设置(place)约束，以便抑制通过布线传送的信号的延迟。因此，提供用于使层间绝缘膜平坦化的虚设图案是有效的，但是从抑制光干扰和寄生电容增加的观点出发，有必要避免在包括光波导或布线的传输线的接近区域中布置虚设图案。因此，为了既实现层间绝缘膜的平坦化又实现对光干扰和寄生电容增加的抑制，需要对虚设图案的设计。
其它问题和新的特征将从本说明书的描述和附图变得清楚。
在一个实施例中的半导体装置中，包括与传输线不同的材料的第一图案形成在靠近传输线的第一区域中，并且包括与传输线相同的材料并且不充当传输线的第二图案形成在远离传输线的第二区域中。
根据一个实施例，能够既实现层间绝缘膜的平坦化又实现对光干扰和寄生电容增加的抑制。
附图说明
图1是例示实施例中的半导体芯片的平面视图；
图2是例示图1中所示的光波导形成区域的放大示意图；
图3是示意性地例示在光波导形成区域中形成的虚设图案的布置示例的视图；
图4是沿着图3中的线A-A截取的示意性截面视图；
图5是例示实施例中的半导体装置的制造步骤的截面视图；
图6是例示图5之后的半导体装置的制造步骤的截面视图；
图7是例示图6之后的半导体装置的制造步骤的截面视图；
图8是例示图7之后的半导体装置的制造步骤的截面视图；
图9是例示图8之后的半导体装置的制造步骤的截面视图；
图10是例示图1中所示的布线形成区域的放大示意图；
图11是例示图1中所示的布线形成区域的放大示意图；
图12是示意性地例示在布线形成区域中的第一布线层中形成的虚设图案的布置示例的视图；
图13是示意性地例示在布线形成区域中的第二布线层中形成的虚设图案的布置示例的视图；
图14是沿着图12中的线A-A和图13中的线A-A截取的截面视图；
图15是沿着包括图1中所示的光源安装区域的截面截取的示意截面视图；
图16是例示在第二变型例中半导体装置的制造步骤的截面视图；以及
图17是例示图16之后的半导体装置的制造步骤的截面视图。
具体实施方式
在以下的实施例中，当出于方便的考虑必要的时候，通过将实施例划分成多个部分或实施例来给出描述；但是，除非另有明确说明，否则它们不是彼此独立的，而是一个与另一个的部分或全部相关，作为变型例、细节、补充描述等。
当在以下实施例中提到元件的数等(包括件数、数值、量、范围等)时，该数不限于特定的数，而是可以大于或小于特定的数，除非另有明确说明或者除非当原则上该数明显限于特定的数时。
另外，在以下实施例中，不言而喻，部件(也包括构成步骤等)不一定是必不可少的，除非另有明确说明或者除非当原则上它们明显是必不可少的时。
类似地，当在以下实施例中提到部件等的形状和位置关系等时，与所述形状等基本相同或相似的那些将被包括在内，除非另有明确说明或者除非当原则上它们可以被另外认为时。这也适用于上面的数值和范围。
此外，在用于说明实施例的每个图中，原则上用相同的标号指示相同的部件，并省略重复的描述。为了易于理解附图，即使在平面视图中也可以绘制阴影线。
<改进的研究>
在实现LSI(大规模集成)的半导体装置中，为了使半导体装置小型化，采用多层布线结构。在形成多层布线结构的步骤中，有必要使布线层之间的区域平坦化。这是因为，当通过使用例如CVD(化学气相沉积)处理形成层间绝缘膜以覆盖下层布线时，不可避免地反映出与下层布线的高度对应的水平差(level difference)，由此在层间绝缘膜的表面中形成不均匀的形状。当在层间绝缘膜的表面中形成了不均匀的形状时，在用于对形成在层间绝缘膜上方的上层布线进行图案化的曝光步骤中，不能确保聚焦深度，这造成图案化缺陷。另外，也在用于通过对形成在层间绝缘膜上方的导电膜进行图案化来形成上层布线的刻蚀技术中，导电膜的厚度在具有不均匀形状的水平差部分中变大，这使得难以刻蚀水平差部分中的导电膜。因此，为了实现多层布线结构，使在层间绝缘膜的表面中形成的不均匀形状平坦化变得必要。
作为使层间绝缘膜的表面平坦化的方法，广泛使用CMP(化学机械抛光)处理。在这种CMP处理中，随着覆盖有层间绝缘膜的图案的稀疏和紧密的增加，平坦化的精度降低。因此，为了增加平坦化的精度，通过设置虚设图案使覆盖有层间绝缘膜的图案均匀。
另外，也可以通过因设置虚设图案而使图案密度均匀来提高使用刻蚀的布线处理的精度。这是因为，使用刻蚀的布线处理的精度也受到布线密度的稀疏和紧密的影响。因此，从以下两个观点出发通过设置虚设图案使布线密度均匀是期望的：提高通过CMP处理使层间绝缘膜的表面平坦化的精度；以及提高布线本身的刻蚀处理的精度。
但是，当虚设图案包括与布线相同的材料时，会发生以下副作用。即，虚设图案包括与布线相同的导电材料的事实意味着在布线和虚设图案之间形成寄生电容，并且特别是当使用高频信号时，由寄生电容造成的信号延迟作为问题显现。特别地，在其中定时重要的数字信号的情况下，信号延迟会造成故障，因此从通过减少寄生电容来抑制信号延迟的观点出发，期望虚设图案包括绝缘材料，而不是导电材料。即，仅仅为了提高通过CMP处理使层间绝缘膜的表面平坦化的精度，虚设图案的材料可以是导电材料或绝缘材料，但是进一步考虑寄生电容的减少，期望虚设图案包括绝缘材料。另一方面，当虚设图案包括绝缘材料时，可以使布线的稀疏和紧密均匀，但是在刻蚀布线时，包括绝缘材料的虚设图案在与刻蚀布线的步骤不同的步骤中形成，这对于提高布线的刻蚀处理的精度没有贡献。
根据以上所述，当虚设图案包括与布线的材料相同的材料时，可以获得以下优点，即，能够提高层间绝缘膜的表面平坦化的精度并且能够提高布线的刻蚀处理的精度；但是，这造成增加寄生电容的副作用。另一方面，当虚设图案包括与布线的材料不同的绝缘材料时，能够获得以下优点，即，能够提高层间绝缘膜的表面平坦化的精度，并且能够减少寄生电容；但是，这造成变得难以提高布线的刻蚀处理的精度的副作用。即，需要设计以通过设置虚设图案来提高层间绝缘膜的表面平坦化的精度、减少寄生电容并提高布线的刻蚀处理的精度。
另外，即使专注于硅光子技术，也需要设计以通过设置虚设图案来提高层间绝缘膜的表面平坦化的精度、减少寄生电容并提高光波导的刻蚀处理的精度。以下将对这一点进行描述。
在硅光子技术中，需要一些光波导即使是通过光渗漏(瞬逝光)也不彼此相互干扰。因此，需要确保光波导之间的预定间隔，以便即使在发生光渗漏的情况下也不彼此相互干扰，并且光波导的集成度倾向于显著低于LSI的集成度，因为光波导本质上用于芯片之间的信号传输(mm至cm等级)；并且由于它们的协同因素，光波导的图案密度变得极低(至5％)。在光波导中，从防止相互干扰的观点出发，在光波导的附近区域中不能布置包括作为与光波导相同的材料的硅的虚设图案。因此，在硅光子技术中，存在由于以下而难以提高覆盖光波导的层间绝缘膜的表面的平坦度的情况：光波导本身的图案密度低；以及在光波导的附近区域中不能布置包括硅的虚设图案。
在本文中，可以考虑使用包括例如绝缘材料的虚设图案。在这种情况下，即使虚设图案布置在光波导附近，也能够防止相互干扰。因此，通过在光波导的附近区域中也布置包括绝缘材料的虚设图案，能够在防止相互干扰的同时提高覆盖光波导的层间绝缘膜的平坦度。另外，高频电信号通过层间绝缘膜上方的布线被传送(其中布线耦合到硅光子元件)，但是也能够通过包括绝缘材料的虚设图案来抑制布线和虚设图案之间的寄生电容的增加。在硅光子技术中，如上所述，能够通过包括绝缘材料的虚设图案来同时实现层间绝缘膜的表面平坦化的精度的提高、寄生电容的减少以及对光波导之间的相互干扰的防止。但是，作为从与光波导的材料不同的绝缘材料形成虚设图案的结果，即使使用虚设图案，包括硅的光波导本身的图案密度也保持为低，甚至在硅光子技术中也是如此，并且因此难以提高包括在光波导中的硅的刻蚀处理的精度。在硅光子技术中，随着处理光波导的精度降低，传送通过光波导的光的散射特别地变大，作为结果，光损失变大。根据这个事实，从抑制光损失的观点出发，在硅光子技术中提高光波导的刻蚀处理的精度是重要的；但是，如上所述，仅仅通过使用包括绝缘材料的虚设图案来提高光波导的刻蚀处理的精度是困难的。
根据上文已知：在硅光子技术中，不能通过设置虚设图案来同时实现层间绝缘膜的表面平坦化的精度的提高、寄生电容的减少以及对光波导之间的相互干扰的防止；并且因此需要同时实现这些要求的设计。
因此，在本实施例中，在首先关注硅光子技术中的光波导的情况下，已经作出了一种设计，使得层间绝缘膜的表面平坦化的精度的提高、寄生电容的减少、对光波导之间的相互干扰的防止以及光波导的刻蚀处理的精度的提高被同时实现，这些是由当前技术即使通过设置虚设图案也没有同时实现的。以下，将对已经做出了这种设计的实施例的技术构思进行描述。
<半导体装置的构造>
图1是例示本实施例中的半导体芯片CHP的平面视图。如图1中所示，该实施例中的半导体芯片CHP具有矩形平面形状，并具有光波导形成区域AR、布线形成区域BR和光源安装区域CR。光波导形成区域AR是形成包括例如硅的光波导的区域，并且布线形成区域BR是跨多层形成包括例如铝(包括铝合金)的布线的区域。光源安装区域CR是嵌入其中形成了包括诸如例如GaN的化合物半导体的半导体激光器的半导体装置的区域。如上所述，该实施例中的半导体芯片CHP至少包括光波导、具有多层布线结构的多个布线以及充当光源的另一个半导体装置，并且在该实施例中的半导体芯片CHP中，通过包括这些部件来实现其中光学电路和电子电路合并的构造。
<<光波导的构造>>
图2是例示图1中所示的光波导形成区域AR的放大示意图。如图2中所示，在本实施例的光波导形成区域AR中，形成包括光波导OWG1和光波导OWG2的多个光波导。光波导OWG1和OWG2中的每个都通过处理硅(芯层)形成，并且具有其周围被具有比硅低的折射率的硅氧化物膜(包层)围绕的结构。由此，在硅(芯层)和硅氧化物膜(包层)之间的界面处，穿行通过包括硅的光波导OWG1和OWG2中每个的内部的光被完全反射。因此，穿行通过光波导OWG1和OWG2中每个的内部的光被传送而不会从它们中的每个的内部泄漏。但是，实际上，生成从硅朝着硅氧化物膜稍微渗漏的瞬逝光，使得光波导OWG1和OWG2被布置成彼此隔开预定距离，如图2中所示，以便已经分别渗漏的瞬逝光可以不彼此干扰。
<<虚设图案的布置>>
在本实施例的半导体芯片CHP中，虚设图案在图2中所示的光波导形成区域AR中形成。具体而言，图3是示意性地例示在光波导形成区域AR中形成的虚设图案的布置示例的视图。在图3中，光波导OWG1和OWG2在光波导形成区域AR中形成，以彼此隔开达使它们不彼此干扰的距离。然后，形成靠近光波导OWG1的区域R1和区域R1外的区域R2。即，如图3中所示，该实施例中的半导体芯片CHP的光波导形成区域AR包括：作为用于传送光信号的传输线的光波导OWG1和OWG2；在平面视图中距离传输线预定距离的范围内的区域R1；以及在平面视图中远离传输线达大于该预定距离的距离的区域R2。在这种情况下，如图3中所示，在区域R1中形成多个虚设图案DP1，同时在区域R2中形成多个虚设图案DP2。具体而言，在区域R1中形成包括与传输线(光波导OWG1和OWG2)不同的材料的虚设图案DP1，而在区域R2中形成包括与传输线相同的材料但不充当传输线的虚设图案DP2。例如，该实施例中的半导体芯片CHP具有包括硅氧化物膜并且覆盖传输线的层间绝缘膜，并且虚设图案DP1的折射率与层间绝缘膜的折射率相同。此外，虚设图案DP1包括与层间绝缘膜相同的硅氧化物膜。另一方面，在区域R2中形成的虚设图案DP2包括与传输线相同的硅。如上所述，在该实施例中，在光波导形成区域AR中形成其材料彼此不同的虚设图案DP1和DP2，其中：在靠近传输线的区域R1中形成包括绝缘材料的虚设图案DP1；而在区域R1外的区域R2中形成包括与传输线相同的硅的虚设图案DP2。
接下来，图4是沿着图3中的线A-A截取的示意性截面视图。在图4中，本实施例中的半导体芯片CHP包括例如包括硅的支撑衬底1S、形成在支撑衬底1S上的包括硅氧化物的掩埋绝缘层BOX，以及形成在掩埋绝缘层BOX上方的包括硅层的SOI(绝缘体上硅)衬底。并且如图4中所示，通过处理SOI衬底的硅层，形成包括硅的光波导OWG1和OWG2。特别地，在该实施例中，在硅层(与光波导OWG1和OWG2相同的层)中形成包括硅的虚设图案DP2。另外，在该实施例的半导体芯片CHP中，包括例如硅氧化物膜的虚设图案DP2也在与光波导OWG1和OWG2以及虚设图案DP1相同的层中形成。此外，如图4中所示，形成包括例如硅氧化物膜的层间绝缘膜IL1，以覆盖光波导OWG1和OWG2以及虚设图案DP1和DP2。在该实施例的半导体芯片CHP中，虚设图案DP1布置在靠近光波导OWG1和OWG2的区域中，而虚设图案DP2布置在远离光波导OWG1和OWG2的区域中，如从图4中可以看到的。即，在该实施例中的半导体芯片CHP中，虚设图案DP1插入在传输线和虚设图案DP2之间。换句话说，传输线与虚设图案DP1之间的距离小于传输线与虚设图案DP2之间的距离。即，传输线与虚设图案DP2之间的距离大于传输线与虚设图案DP1之间的距离。
<实施例中的特征>
接下来，将对本实施例中的特征点进行说明。该实施例中的特征点可以描述如下：在包括其材料彼此不同的虚设图案DP1和DP2的前提下，虚设图案DP1布置在区域R1(传输线的光波导OWG1和OWG2的附近区域)中，而虚设图案DP2布置在比区域R1更远离传输线的区域R2中，例如如图3中所示。特别地，在该实施例中，虚设图案DP1包括与层间绝缘膜相同的绝缘材料(硅氧化物)，而虚设图案DP2包括与传输线相同的材料(硅)。由此，根据该实施例，能够同时实现层间绝缘膜的表面平坦化的精度的提高、寄生电容的减少、对光波导之间的相互干扰的防止以及光波导的刻蚀处理的精度的提高。以下，将对这一点进行描述。
在本实施例中，虚设图案DP1和DP2设置在与覆盖有层间绝缘膜IL1的光波导OWG1和OWG2相同的层中，例如如图4中所示。因此，在该实施例中，可以使覆盖有层间绝缘膜IL1的图案的图案密度均匀。即，在该实施例中，通过设置虚设图案DP1和DP2，可以使覆盖有层间绝缘膜IL1的图案的稀疏和紧密小于在仅设置光波导OWG1和OWG2时形成的构造，由此可以使覆盖有层间绝缘膜IL1的底层图案均匀。因此，根据该实施例，通过添加虚设图案DP1和DP2能够提高通过CMP处理使层间绝缘膜IL1的表面平坦化的精度。即，在没有设置虚设图案DP1和DP2的情况下，覆盖有层间绝缘膜IL1的底层图案的稀疏和紧密变大，使得通过CMP处理的“凹陷(dishing)”等有可能发生并且层间绝缘膜IL1的表面的平坦度恶化。另一方面，在该实施例中，通过在与传输线相同的层中设置虚设图案DP1和DP2，使得覆盖有层间绝缘膜IL1的底层图案的图案密度均匀，例如如图4中所示。因此，根据该实施例，即使当层间绝缘膜IL1的表面通过CMP处理被抛光时，“凹陷”等也不太可能发生，由此层间绝缘膜IL1的表面的平坦度能够提高。
接下来，在该实施例中，在靠近光波导OWG1和OWG2的区域R1中布置包括作为与层间绝缘膜IL1相同的材料的绝缘材料的虚设图案DP1，例如如图3中所示，而不设置包括作为与传输线相同的材料的硅的虚设图案DP2。由此，根据该实施例，能够防止光的相互干扰。即，如果在距离传输线预定距离的范围内的区域R1中设置包括作为传输线相同的材料的硅的虚设图案DP2，那么光也被传送到虚设图案DP2的内部，并且因此已经从传输线渗漏的瞬逝光也进入虚设图案DP2的内部并且穿行通过虚设图案DP2，这造成光从传输线的损失。此外，已经进入虚设图案DP2的光与穿行通过传输线的光相互干扰。但是，在该实施例中，在靠近光波导OWG1和OWG2的区域R1中布置包括作为与层间绝缘膜IL1相同的材料的绝缘材料的虚设图案DP1，而不设置包括作为与传输线相同的材料的硅的虚设图案DP2。在这种情况下，虚设图案DP1的内部不充当光波导，并且因此能够抑制造成光的损失和光的相互干扰。因此，根据该实施例，能够提高包括光波导OWG1和OWG2的传输线的质量。
根据以上所述，在该实施例中，如图3中所示，在靠近光波导OWG1和OWG2的区域R1中布置包括作为与层间绝缘膜IL1相同的材料的绝缘材料的虚设图案DP1，而不设置包括作为与传输线相同的材料的硅的虚设图案DP2，由此能够减少光的损失(包括光的相互干扰)。
另外，在本实施例中，例如如图3中所示，在区域R1外的区域R2中布置包括作为与传输线相同的材料的硅的虚设图案DP2，而不布置包括作为与层间绝缘膜IL1相同的材料的绝缘材料的虚设图案DP1。由此，根据该实施例，能够提高处理包括硅的光波导OWG1和OWG2的精度。从例如提高层间绝缘膜IL1的表面的平坦度的观点出发，如果在区域R2中也设置包括作为与层间绝缘膜IL1相同的材料的绝缘材料的虚设图案DP1，那么也是没有问题的。但是，在这种情况下，当其中形成光波导OWG1和OWG2的SOI衬底的硅层被处理时，包括绝缘材料的虚设图案DP1在另一个步骤中被处理，并且包括光波导OWG1和OWG2的传输线的图案密度保持为低。关于这一点，如果在距离传输线预定距离的范围内的区域R1中布置包括作为与传输线相同的材料的硅的虚设图案DP2以便增加传输线的图案密度，那么会造成由于光渗漏引起的光的相互干扰和光的损失，并且也会增加寄生电容，因此难以采用这种构造。因此，在该实施例中，在区域R1外的区域R2中布置包括作为与传输线相同的材料的硅的虚设图案DP2，而不布置包括作为与层间绝缘膜IL1相同的材料的绝缘材料的虚设图案DP1。在这种情况下，要在与传输线相同的步骤中处理的虚设图案DP2被设置在区域R2中，因此能够通过组合包括光波导OWG1和OWG2的传输线与虚设图案DP2来增加SOI衬底的硅层中的图案密度。因此，根据该实施例，能够提高对SOI衬底的硅层的处理的精度。能够提高处理硅层的精度的事实意味着能够提高作为传输线的光波导OWG1和OWG2的处理的精度，由此能够提高作为传输线的光波导OWG1和OWG2的性能。
在本文中，在本实施例中形成可能造成由于光渗漏引起的光的相互干扰和光的损失的虚设图案DP2，但重要的是它们形成在远离传输线的区域R2中而不是形成在靠近传输线的区域R1中。即，如果包括作为与传输线相同的材料的硅的虚设图案DP2布置在靠近传输线的区域R1中，那么由于光渗漏引起的光的相互干扰和光的损失变得明显，但是，即使当虚设图案DP2布置在远离传输线的区域R2中时，它们也不会变得明显。这是因为，来自传输线的光渗漏发生在靠近传输线的区域R1中，但是光渗漏不到达远离传输线的区域R2。即，在区域R2中由于光渗漏引起的光的相互干扰和光的损失不会变得明显，因此在该实施例中，包括作为与传输线相同的材料的硅的虚设图案DP2布置在区域R2中，由此SOI衬底的硅层中的图案密度增加。
如上所述，根据本实施例的特征点，能够获得显著的优点，其中能够同时实现层间绝缘膜的表面平坦化的精度的提高、寄生电容的减少、对光波导之间的相互干扰的防止以及光波导的刻蚀处理的精度的提高。
<半导体装置的制造方法>
本实施例中的半导体装置如上所述构造，并且下面将参考附图描述其制造方法。
首先，如图5中所示，提供SOI衬底，SOI衬底包括支撑衬底1S、形成在支撑衬底1S上的掩埋绝缘层BOX和形成在掩埋绝缘层BOX上的硅层(半导体层)SI。接下来，如图6中所示，通过使用光刻技术和刻蚀技术对硅层SI进行图案化。具体而言，在光波导形成区域中形成光波导OWG1和OWG2，并且在远离光波导OWG1和OWG2达大于第一预定距离的距离的区域(第二区域)中形成虚设图案DP2。即，在本实施例中，虚设图案DP2形成在与光波导OWG1和OWG2相同的层中。如上所述，在本实施例中，当硅层SI被图案化时，不仅光波导OWG1和OWG2而且虚设图案DP2都被处理，因此通过组合包括光波导OWG1和OWG2的传输线与虚设图案DP2增加了SOI衬底的硅层中的图案密度。因此，根据该实施例，能够提高SOI衬底的硅层的处理精度。能够提高处理硅层的精度的事实意味着能够提高处理作为传输线的光波导OWG1和OWG2的精度，由此能够提高作为传输线的光波导OWG1和OWG2的性能。
随后，如图7中所示，在SOI衬底上形成绝缘膜IF1(其硅层SI已经被处理)。绝缘膜IF1包括例如硅氧化物膜，并且可以通过使用CVD处理来形成。然后，如图8中所示，通过使用光刻技术和刻蚀技术对绝缘膜IF1进行图案化。具体而言，包括与光波导OWG1和OWG2不同的材料(硅氧化物膜)的虚设图案DP1形成在距离光波导OWG1和OWG2第一预定距离内的区域(第一区域)中。
接下来，如图9中所示，在SOI衬底上形成包括例如硅氧化物膜的层间绝缘膜IL1。这种层间绝缘膜IL1能够通过使用例如CVD处理形成。在本实施例中如上所述形成的层间绝缘膜IL1包括具有与虚设图案DP1相同的折射率的材料。此外，在本实施例中形成的层间绝缘膜IL1包括与虚设图案DP1相同的材料。
在本实施例中，如上所述，层间绝缘膜IL1被形成为覆盖光波导OWG1和OWG2以及虚设图案DP1和DP2。其后，通过使用例如CMP处理来使层间绝缘膜IL1的表面平坦化。在这种情况下，在该实施例中，虚设图案DP1和DP2被设置在与覆盖有层间绝缘膜IL1的光波导OWG1和OWG2相同的层中，例如如图9中所示。因此，在该实施例中，可以通过设置虚设图案DP1和DP2使覆盖有层间绝缘膜IL1的图案的稀疏和紧密小于当仅设置光波导OWG1和OWG2时形成的构造，由此能够使覆盖有层间绝缘膜IL1的底层图案均匀。根据该实施例，能够通过添加虚设图案DP1和DP2来提高通过CMP处理的层间绝缘膜IL1的表面平坦化的精度。该实施例中的光波导OWG1和OWG2可以如上所述地制造。
<第一变型例>
<<第一变型例中的构造>>
随后将描述第一变型例。在第一变型例中，将描述其中在将焦点点放在包括用于传送电信号的布线的传输线上的情况下应用该实施例中的技术构思的示例。
图10是例示图1中所示的布线形成区域的放大示意图，并且例示第一层布线WL1的布局构造。具体而言，如图10中所示，多个第一层布线WL1被形成为在x方向上延伸。另一方面，图11是例示图1中所示的布线形成区域BR的放大示意图，并且例示第二层布线WL2的布局构造。具体而言，如图11中所示，第二层布线WL2被形成为在与x方向相交的y方向上延伸。因此，可以看出，第一层布线WL1和第二层布线WL2在平面视图中在彼此相交的方向上延伸，如图10和11中所示。
在本实施例中，在图10中所示的布线形成区域BR中的第一布线层中形成虚设图案，并且还在图11中所示的布线形成区域BR的第二布线层中形成虚设图案。具体而言，图12是示意性地例示形成在布线形成区域BR中的第一布线层中的虚设图案的布置示例的视图。图13是示意性地例示形成在布线形成区域BR中的第二布线层中的虚设图案的布置示例的视图。
而且，在图12和13中所示的本变型例中，在与第一层布线WL1相同的层中形成包括与第一层布线WL1不同的材料的虚设图案DP1和包括与第一层布线WL1相同的材料的虚设图案DP2。因为第一层布线WL1包括例如铝布线，所以虚设图案DP2也包括铝材料。另一方面，包括与第一层布线WL1不同的材料的虚设图案DP1包括例如硅氧化物，因此可以说虚设图案DP1包括与层间绝缘膜相同的材料。
图14是沿着图12中的线A-A和图13中的线A-A截取的截面视图。在第一变型例中，在支撑衬底1S上形成掩埋绝缘层BOX，并且在该实施例中，通过处理形成在掩埋绝缘层BOX上的硅层，在与光波导相同的层中形成虚设图案DP1和DP2，如图14中所示的。在第一变型例中，第一层布线WL1形成在层间绝缘膜IL1上，并且虚设图案DP1和DP2形成在与第一层布线WL1相同的层中，如图14中所示。另外，在第一变型例中，形成包括例如硅氧化物膜的层间绝缘膜IL2，以覆盖第一层布线WL1以及虚设图案DP1和DP2，并且在层间绝缘膜IL2上，形成第二层布线WL2以及虚设图案DP1和DP2，后两者形成在与第二层布线WL相同的层中。
<<第一变型例中的特征>>
如上所述构造的第一变型例的特征点在于，例如如图14中所示，虚设图案DP1和DP2布置在与第一层布线WL1相同的层中。由此，根据第一变型例，能够通过设置虚设图案DP1和DP2使包括第一层布线WL1的第一布线层的图案密度均匀。因此，根据第一变型例，能够通过添加虚设图案DP1和DP2来提高通过CMP处理的层间绝缘膜IL2的表面平坦化的精度。而且在第一变型例中，能够通过在靠近第一层布线WL1的区域中布置包括作为与层间绝缘膜IL2相同的材料的绝缘材料(硅氧化物膜)的虚设图案DP1，如图14中所示。而不提供包括作为与第一层布线WL1相同的材料的铝材料的虚设图案DP2，能够特别地实现寄生电容的减少。
另外，还是在第一变型例中，不仅布置包括作为与层间绝缘膜IL2相同的材料的绝缘材料的虚设图案DP1，而且还布置包括作为与传输线相同的材料的铝的虚设图案DP2，例如如图14中所示。由此，根据第一变型例，能够提高第一层布线WL1的处理精度。
在第一变型例中，如上所述，彼此组合地设置包括与第一层布线WL1相同的材料的虚设图案DP2和包括与层间绝缘膜IL2相同的材料的虚设图案DP1的技术意义在于，能够实现通过虚设图案DP1的寄生电容的减少以及通过虚设图案DP2的处理第一层布线WL1的精度的提高。另外，通过设置虚设图案DP1和DP2，能够提高通过CMP处理的层间绝缘膜IL2的平坦度。
在第一变型例中，例如如图14中所示，虚设图案DP1和DP2还被布置在与第二层布线WL2相同的层中。由此，根据第一变型例，能够通过设置虚设图案DP1和DP2使包括第二层布线WL2的第二布线层的图案密度均匀。还是在第一变型例中，通过在靠近第二层布线WL2的区域中布置包括作为与层间绝缘膜IL2相同的材料的绝缘材料(硅氧化物膜)的虚设图案DP1，如图14中所示，而不设置包括作为与第二层布线WL2相同的材料的铝材料的虚设图案DP2，能够特别地实现寄生电容的减少。
另外，还是在第一变型例中，不仅布置包括作为与层间绝缘膜IL2相同的材料的绝缘材料的虚设图案DP1，而且还布置包括作为与传输线相同的材料的铝的虚设图案DP2，例如如图14中所示的。由此，根据第一变型例，能够提高第二层布线WL2的处理精度。
另外，关于虚设图案DP1和DP2的组合布置，在第一变型例中，不仅做出了第一布线层和第二布线层中的二维设计，而且做出了聚焦于第一布线层和第二布线之间的关系的三维设计。即，在第一变型例中，如图14中所示，形成在第一布线层中的虚设图案DP2和形成在第二布线层中的第二层布线WL2被形成为在平面上彼此不重叠。换句话说，形成在第一布线层中的虚设图案DP1和形成在第二布线层中的第二层布线WL2被形成为在平面上彼此重叠。
例如，如果形成在第一布线层中的虚设图案DP2和形成在第二布线层中的第二层布线WL2被布置成在平面上彼此重叠，那么在虚设图案DP2与第二层布线WL2之间形成寄生电容，因为虚设图案DP2包括以铝材料为代表的导电材料。因此，在第一变型例中，聚焦于减少第一布线层与第二布线层之间的寄生电容，形成在第一布线层中的虚设图案DP2和形成在第二布线层中的第二层布线WL2被布置成在平面上彼此不重叠。在这种情况下，如图14中所示，形成在第一布线层中的虚设图案DP1和形成在第二布线层中的第二层布线WL2被形成为在平面上彼此重叠。但是，虚设图案DP1包括绝缘材料，而不是导电材料，因此，即使当虚设图案DP1被布置成与形成在第二布线层中的第二层布线WL2在平面上重叠时，寄生电容也不会增加。因而，在第一变型例中，通过不仅在第一布线层和第二布线层中采用二维设计，而且采用聚焦于第一布线层与第二布线层之间的关系的三维设计，来减少寄生电容。由此，根据第一变型例，能够有效地抑制通过第一层布线WL1和第二层布线WL2传送的电信号的信号延迟，由此能够防止电路的故障。另外，通过考虑三维重叠来形成虚设图案(其中在第一层布线WL1和第二层布线WL2彼此重叠的区域中，即使当该区域远离光波导OWG1和OWG2时，形成在硅层SI中的虚设图案也包括与层间绝缘膜IL1相同的材料)等，能够减少布线和光波导之间的寄生电容。
<<第一变型例中的制造方法>>
接下来，将参考图14对第一变型例中的半导体装置的制造方法进行描述。在图14中，在执行本实施例中的半导体装置的制造步骤(参见图5-9)之后，通过使用例如溅射处理在层间绝缘膜IL1的平坦表面上形成铝膜(导电膜)。
随后，通过使用光刻技术和刻蚀技术对铝膜进行图案化。由此，第一层布线WL1形成在布线形成区域BR的第一布线层中，并且虚设图案DP2形成在远离第一层布线WL1达大于第二预定距离的距离的区域(第四区域)中。其后，通过使用例如CVD处理，形成绝缘膜，以覆盖第一层布线WL1和虚设图案DP2。然后，通过使用光刻技术和刻蚀技术，在距离第一层布线WL1第二预定距离内的区域(第三区域)中形成包括与层间绝缘膜IL1相同的材料的虚设图案DP1。
接下来，形成包括例如硅氧化物膜的层间绝缘膜IL2，以覆盖形成在同一层中的第一层布线WL1以及虚设图案DP1和DP2。其后，通过使用例如CMP处理，使层间绝缘膜IL2的表面平坦化。其后，通过类似的步骤，形成第二层布线WL2以及虚设图案DP1和DP2，后两者与第二层布线WL2形成在相同的层中。第一变型例中的半导体装置能够如上所述地制造。
<第二变型例>
随后将描述第二变型例。图15是沿着包括图1中所示的光源安装区域CR的截面截取的示意性截面图。如图15中所示，在SOI衬底的光源安装区域CR中形成开口OP，其中SOI衬底具有通过处理硅层SI形成的光波导OWG、包括第一层布线WL1的第一布线层和形成在第一布线层的上层中的第二布线层。包括另一个半导体部件的光源OS被布置成嵌入在开口OP中。配置为使得从光源OS发射的光被传送到光波导OWG。光源OS包括例如通过使用以GaN为代表的化合物半导体形成的半导体激光器。
接下来，将对第二变型例的半导体装置的制造方法进行描述。图16是例示在已经执行了第一变型例中的半导体装置的制造步骤之后(参见图14)光源安装区域CR的附近区域的截面视图。在光源安装区域CR中，仅形成包括与层间绝缘膜IL1和IL2相同的绝缘材料的虚设图案DP1，而不形成包括铝材料的虚设图案DP2和第一层布线WL1(包括第二层布线)，如图16中所示。
其后，通过使用光刻技术和刻蚀技术，在光源安装区域CR中形成穿透第二布线层和第一布线层到达SOI衬底的开口OP。在这种情况下，形成在光源安装区域CR中的虚设图案仅是包括与层间绝缘膜IL1和IL2相同的绝缘材料的虚设图案DP1。即，在光源安装区域CR中不形成包括不同于层间绝缘膜IL1和IL2的材料的铝材料的布线(第一层布线WL1和第二层布线)和虚设图案DP2。因此，根据第二变型例，也可以通过针对层间绝缘膜IL1和IL2进行刻蚀来刻蚀虚设图案DP1，因此可以容易地在光源安装区域CR中形成开口OP。即，在第二变型例中，包括与层间绝缘膜IL1和IL2不同的材料的虚设图案DP2不存在于与光源安装区域CR在平面上重叠的区域中，因此可以容易地形成开口OP。
另一方面，还是在第二变型例中，在第一布线层和第二布线层中形成多个虚设图案DP1，因此能够获得能够提高通过CMP处理的层间绝缘膜IL2的平坦度的优点。即，根据第二变型例，不仅能够提高层间绝缘膜IL2的平坦度，而且能够提高处理开口OP的容易性，由此能够提高在光源安装区域CR中安装光源OS的容易性。
以上已经基于其优选实施例对由本发明人做出的本发明进行了具体描述，但是不言而喻，本发明不应当限于这些实施例，并且可以在不背离本发明的主旨的范围内进行各种修改。