本发明涉及半导体技术领域，具体涉及一种三维存储结构制作方法、三维存储结构、三维存储器及电子设备。
背景技术：
随着对集成度和存储容量需求的不断发展，存储器技术不断进步，随着二维平面存储器的尺寸缩小到了十几纳米级别(16nm、15nm甚至14nm)，每个存储单元也变得非常小，使得每个单元中仅有少数几个电子，材料对电子控制能力随之变弱，随之引起的串扰问题使得进一步缩小存储单元的尺寸变得非常困难而且不够经济。因此，三维存储器应运而生，其是一种基于平面存储器的新型产品，通过存储单元的立体堆叠实现存储容量的扩展。
三维存储器的核心部件主要由在衬底上形成的存储器件和外围电路组成，请参考图1，其示出了一种三维存储结构的示意图，如图所示，由于存储器件与外围电路位于同一个衬底上，但二者结构并不相同，因此需要分别制作，现有技术中，是在衬底上先形成外围电路，再形成存储器件，由于存储器件在形成过程中需要大量的热处理过程，这些热处理过程会影响外围电路器件的电性能，降低产品的良率。
鉴于上述问题，目前需要提供一种有效提高外围电路器件电性能及产品良率的三维存储结构制作方法。
技术实现要素：
针对现有技术中的缺陷，本发明提供一种三维存储结构制作方法、三维存储结构、三维存储器及电子设备，以提高外围电路器件电性能及产品良率。
第一方面，本发明提供的一种三维存储结构制作方法，包括：
在衬底上形成凹陷区；
在所述凹陷区形成三维存储器件；
在非凹陷区形成外围电路。
在本发明的一个实施方式中，所述在衬底上形成凹陷区，包括：
采用刻蚀工艺在衬底上刻蚀出凹陷区，所述凹陷区的深度大于或等于待制作的三维存储器件的厚度。
在本发明的另一个实施方式中，所述刻蚀工艺包括干法刻蚀工艺或湿法刻蚀工艺。
在本发明的又一个实施方式中，在非凹陷区形成外围电路之前，还包括：；
全面形成第一隔离层；
对所述第一隔离层进行全面平坦化；
所述在非凹陷区形成外围电路，包括：
在对应于非凹陷区的第一隔离层上形成外围电路。
在本发明的又一个实施方式中，在非凹陷区形成外围电路之后，还包括：
全面形成第二隔离层；
对所述第二隔离层进行全面平坦化；
基于所述第二隔离层，形成所述外围电路与所述三维存储器件之间的金属连线。
第二方面，本发明提供的一种三维存储结构，包括：衬底、三维存储器件和外围电路；
所述衬底上设置有凹陷区和非凹陷区；
所述三维存储器件设于所述衬底上的凹陷区；
所述外围电路设于所述衬底上的非凹陷区。
在本发明的一个实施方式中，所述凹陷区的深度大于或等于所述三维存储器件的厚度。
在本发明的另一个实施方式中，所述三维存储结构，还包括：第一隔离层；
所述第一隔离层设于所述三维存储器件与所述外围电路之间。
在本发明的又一个实施方式中，所述三维存储结构，还包括：第二隔离层和金属连线；
所述第二隔离层设于所述外围电路之上；
所述金属连线设于所述第二隔离层之上，并穿过所述第二隔离层连接所述外围电路和所述三维存储器件。
第三方面，本发明提供的一种三维存储器，所述三维存储器中设置有本发明提供的三维存储结构。
第四方面，本发明提供的一种电子设备，所述电子设备中设置有本发明提供的三维存储器。
由上述技术方案可知，本发明第一方面提供的一种三维存储结构制作方法，通过优先制作三维存储器件，在三维存储器件形成后再制作外围电路，可以避免三维存储器件制程中的热处理过程对外围电路的不良影响，从而可以有效提高外围电路器件电性能及产品良率。同时，鉴于三维存储器件的厚度大于外围电路的厚度，如果在衬底上直接形成三维存储器和外围电路，那么在外围电路的加工过程中，实施平坦化工艺势必会损坏已形成的三维存储器件，本发明通过预先在衬底上形成凹陷区，并在凹陷区形成三维存储器件，在非凹陷区形成外围电路，可以巧妙地解决上述问题，避免平坦化工艺损坏已形成的三维存储器件。
本发明第二方面提供的一种三维存储结构，是根据上述三维存储结构制作方法制作而成的，与上述三维存储结构制作方法出于相同的发明构思，相较于现有技术，其外围电路具有较好的电性能和较高的良率和可靠性。
本发明第三方面提供的一种三维存储器，设置了本发明提供的三维存储结构，具有与所述三维存储结构相同的有益效果。
本发明第四方面提供的一种电子设备，设置了本发明提供的三维存储器，具有与所述三维存储器相同的有益效果。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍。在所有附图中，类似的元件或部分一般由类似的附图标记标识。附图中，各元件或部分并不一定按照实际的比例绘制。
图1示出了现有技术所提供的一种三维存储结构的示意图；
图2示出了本发明实施例所提供的一种三维存储结构制作方法的流程图；
图3至图8示出了本发明实施例所提供的一种三维存储结构制作方法的关键步骤的剖视示意图；
图9示出了本发明实施例所提供的一种三维存储结构的结构示意图。
具体实施方式
下面将结合附图对本发明技术方案的实施例进行详细的描述。以下实施例仅用于更加清楚地说明本发明的技术方案，因此只是作为示例，而不能以此来限制本发明的保护范围。
需要注意的是，除非另有说明，本申请使用的技术术语或者科学术语应当为本发明所属领域技术人员所理解的通常意义。
另外，术语“第一”和“第二”是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
本发明实施方式提供一种三维存储结构制作方法、三维存储结构、三维存储器及电子设备，下面结合附图对本发明的实施例进行说明。
请参考图2，其示出了本发明实施例所提供的一种三维存储结构制作方法的流程图。如图2所示，所述三维存储结构制作方法，包括以下步骤：
步骤s101：在衬底上形成凹陷区。
本发明实施例中，首先提供一衬底，所述衬底的材质可以包括体硅(bulksi)、体锗(bulkge)、绝缘体上硅(soi)、绝缘体上锗(geoi)或者是其他化合物半导体衬底，例如sige、sic、gan、gaas、inp等等，以及这些物质的组合。为了与现有的ic制造工艺兼容，在本发明提供的一个实施例中，采用含硅材质的衬底，例如si、soi、sige或sic等。
本发明实施例的核心思想之一在于变更外围电路与三维存储器件的制作顺序，通过优先制作三维存储器件，在三维存储器件形成后再制作外围电路，可以避免三维存储器件制程中的热处理过程对外围电路的不良影响(例如，三维存储器件在制作过程中会引入氢等离子气体，这些等离子气体在热处理过程中会经过传递扩散会进入到外围电路，影响外围电路的可靠性)，但是，由于三维存储器件的厚度大于外围电路的厚度，如果在衬底上直接形成三维存储器和外围电路，那么在外围电路的加工过程中，实施平坦化工艺势必会损坏已形成的三维存储器件，基于上述考虑，本发明实施例提供了预先在衬底上形成凹陷区，然后在凹陷区形成三维存储器件、在非凹陷区形成外围电路的技术思路，以避免平坦化工艺损坏已形成的三维存储器件。
容易理解的是，为了避免平坦化工艺损坏已形成的三维存储器件，所述凹陷区的深度需要保证所述三维存储器件的顶端低于或持平于所述外围电路的平坦化工艺所在层，考虑到制程中难免会存在制作精度的误差，为了避免制程精度误差造成平坦化工艺损坏已形成的三维存储器件，在本发明实施例的一个变更实施方式中，所述凹陷区的深度大于或等于待制作的三维存储器件的厚度。
在本发明实施例的一个变更实施方式中，所述在衬底上形成凹陷区，包括：
采用刻蚀工艺在衬底上刻蚀出凹陷区，所述刻蚀工艺可以包括干法刻蚀工艺或湿法刻蚀工艺。
步骤s102：在所述凹陷区形成三维存储器件。
本步骤中，形成三维存储器件的方法可以采用现有技术中提供的任意一种三维存储器件的制作方法，例如3dnand闪存存储器的制作方法(如bics、tcat等制作工艺)、3dnor闪存存储器的制作方法、dram存储器的制作方法、3dxpoint闪存存储器的制作方法等，以制作对应形式的三维存储器件，本发明实施例不做具体限定。
在本发明实施例的一个变更实施方式中，形成三维存储器件的主要工艺可以包括：
形成氮化硅和氧化硅的交替堆叠阶梯结构；
在所述交替堆叠阶梯结构中形成垂直通道孔；
在所述通道孔中沉积氧化硅、氮化硅、氧化硅和多晶硅，形成三维存储器件。
步骤s103：在非凹陷区形成外围电路。
本步骤，形成外围电路的方法可以采用现有技术中提供的任意一种外围电路的制作方法，此处不再一一赘述，例如，在本发明实施例的一个变更实施方式中，形成外围电路的主要工艺可以包括：依次形成高压区p阱和n阱、高压区栅氧化层、浅沟槽隔离层、低压区p阱和n阱、低压区栅氧化层、多晶硅栅、硅化钨、漏源区和氧化硅保护层。
需要说明的是，为了避免三维存储器件与外围电路之间产生干扰，可以在形成外围电路之前，在三维存储器件形成以后，全面形成第一隔离层，以及对所述第一隔离层进行全面平坦化；其中，所述第一隔离层可以通过沉积氧化物如氧化硅等形成，全面平坦化可以采用化学机械研磨工艺实现。容易理解的是，所述第一隔离层也可以在形成交替堆叠阶梯结构时一并形成，并在形成后进行全面平坦化。
在形成外围电路后，还需要将所述外围电路与三维存储器件进行连线，因此，在本发明实施例的一个变更实施方式中，在步骤s103之后，还包括：全面形成第二隔离层；对所述第二隔离层进行全面平坦化；基于所述第二隔离层，形成所述外围电路与所述三维存储器件之间的金属连线。其中，其中，所述第二隔离层可以通过沉积氧化物如氧化硅等形成，全面平坦化可以采用化学机械研磨工艺实现。
在本发明实施例提供的一个具体实施方式中，请参考图3至图8，其示出了本发明实施例所提供的一种三维存储结构制作方法的关键步骤的剖视示意图，图3示出了在衬底上形成氧化物层后的剖视示意图，图4示出了刻蚀凹陷区后的剖视示意图，图5示出了在凹陷区形成交替堆叠阶梯结构并沉积第一隔离层以及实施全面平坦化后的剖视示意图，图6示出了形成三维存储器件后的剖视示意图，图7示出了形成外围电路并沉积第二隔离层以及实施全面平坦化后的剖视示意图；图8示出了形成金属连线后的剖视示意图。
本发明实施例提供的一种三维存储结构制作方法，通过优先制作三维存储器件，在三维存储器件形成后再制作外围电路，可以避免三维存储器件制程中的热处理过程对外围电路的不良影响，从而可以有效提高外围电路器件电性能及产品良率。同时，鉴于三维存储器件的厚度大于外围电路的厚度，如果在衬底上直接形成三维存储器和外围电路，那么在外围电路的加工过程中，实施平坦化工艺势必会损坏已形成的三维存储器件，本发明通过预先在衬底上形成凹陷区，并在凹陷区形成三维存储器件，在非凹陷区形成外围电路，可以巧妙地解决上述问题，避免平坦化工艺损坏已形成的三维存储器件。
在上述实施例中，提供了一种三维存储结构的制作方法，相应的，本发明还提供了一种根据上述三维存储结构制作方法制作而成的三维存储结构，下面结合附图对本发明实施例提供的三维存储结构进行说明，由于所述三维存储结构是根据前述三维存储结构制作方法制作而成的，两者属于相同的发明构思，因此，部分内容不再赘述，请参考上述三维存储结构制作方法的实施例进行理解。
请参考图9，其示出了本发明实施例提供的一种三维存储结构的结构示意图，如图所示，所述三维存储结构包括：衬底11、三维存储器件12和外围电路13；
所述衬底11上设置有凹陷区和非凹陷区；
所述三维存储器件12设于所述衬底11上的凹陷区；
所述外围电路13设于所述衬底11上的非凹陷区。
在本发明实施例的一个实施方式中，所述凹陷区的深度大于或等于所述三维存储器件12的厚度。
在本发明实施例的另一个实施方式中，所述三维存储结构，还包括：第一隔离层；
所述第一隔离层设于所述三维存储器件12与所述外围电路13之间。
在本发明实施例的又一个实施方式中，所述三维存储结构，还包括：第二隔离层和金属连线14；
所述第二隔离层设于所述外围电路13之上；
所述金属连线14设于所述第二隔离层之上，并穿过所述第二隔离层连接所述外围电路13和所述三维存储器件12。
本发明实施例提供的三维存储结构，与本发明提供的三维存储结构制作方法具有相同的有益效果，相较于现有技术，其外围电路具有较好的电性能和较高的良率和可靠性。
本发明还提供了一种三维存储器，所述三维存储器中设置有本发明提供的三维存储结构，并根据所述三维存储结构封装而成，所述三维存储器还可以设有数据接口如sata、m.2、pci-e、msata等，以便于与外部电子器件进行通信。本发明实施例提供的一种三维存储器，由于设置了本发明提供的三维存储结构，具有相同的有益效果，相较于现有技术具有较好的电性能和较高的良率和可靠性。
本发明还提供一种电子设备，所述电子设备中设有本发明提供的上述三维存储器，所述电子设备可以是手机、台式计算机、平板电脑、笔记本电脑、服务器等任意可以存储数据的设备。本发明实施例提供的一种电子设备，由于设置了本发明提供的三维存储器，具有与所述三维存储器相同的有益效果。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“一个变更实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围，其均应涵盖在本发明的权利要求和说明书的范围当中。