共模电感装置及其绕线方法以及电磁干扰滤波电路与流程

本发明涉及一种共模电感器，尤其涉及一种于磁芯的多个绕线区(例如三个绕线区)分区绕制一线圈绕组的共模电感装置，及其相关的绕线方法与电磁干扰滤波电路。

背景技术：

电磁干扰滤波电路(electromagnetic interference filter circuit，EMI filter circuit)可用于电源供应器之中以抑制开关切换所产生的电磁干扰噪声，其中共模电感器(common mode inductor)为电磁干扰滤波电路之中用于抑制电磁干扰噪声的主要元件之一。由于电源供应器的发展趋向小型化及高频化，传统的单级式电磁干扰滤波电路已不足以抑制开关所产生的电磁干扰噪声，而需采用两级式电磁干扰滤波电路。如图1所示，现有的两级式电磁干扰滤波电路102包含两个共模电感器L11与L21以及复数个电容器C0、C11～C13与C21～C23，其中复数个电容器C0、C11与C21为X电容器，而复数个电容器C12、C13、C22与C23为Y电容器。然而，由于电路元件的体积与数量均会占用电源供应器的内部空间，因此，两级式的架构实际上无法满足对于小型化的产品需求。

再者，如图2所示，传统的单级式/两级式电磁干扰滤波电路所使用的共模电感器(如图1所示的共模电感器L11/L21)由在闭合磁芯204上对称绕制两个线圈212与214来形成。然而，这种共模电感器抑制电磁干扰的能力不佳，会增加电磁干扰滤波电路对于其他电磁干扰抑制元件的依赖，如增加电磁干扰滤波电路的电容器个数或电容器的电容值。

因此，需要一种创新的共模电感装置/电磁干扰滤波电路来满足电源供应器对于小型化及高频化的需求。

技术实现要素：

有鉴于此，本发明的目的之一在于提供一种于磁芯的多个绕线区(例如三个绕线区)分区绕制一线圈绕组的共模电感装置，及其相关的绕线方法与电磁干扰滤波电路，来解决上述问题。

依据本发明之一实施例，其揭示一种共模电感装置。该共模电感装置包含一磁芯、一第一线圈绕组以及一第二线圈绕组。该磁芯设有一第一绕组区及一第二绕组区。该第一线圈绕组绕制于该第一绕组区之中的三个绕线区，其中该第一绕组区的两相邻绕线区系为一间隙所分隔。该第二线圈绕组绕制于该第二绕组区之中的三个绕线区，其中该第二绕组区的两相邻绕线区系为一间隙所分隔。

依据本发明之另一实施例，其揭示一种用于绕制一共模电感装置之一第一线圈绕组与一第二线圈绕组的绕线方法。该绕线方法包含有下列步骤：提供设有一第一绕组区及一第二绕组区的一磁芯；于该第一绕组区之中的三个绕线区绕制该第一线圈绕组，其中该第一绕组区的两相邻绕线区系为一间隙所分隔；以及于该第二绕组区之中的三个绕线区绕制该第二线圈绕组，其中该第二绕组区的两相邻绕线区系为一间隙所分隔。

依据本发明之另一实施例，其揭示一种电磁干扰滤波电路。该电磁干扰滤波电路系接收一输入电源以产生一待整流电源。该电磁干扰滤波电路包含有一对输入端子、一对输出端子、一接地端子、一第一电容、一第二电容、一第三电容、一第四电容以及一共模电感装置。该对输入端子具有一第一输入端子与一第二输入端子，用以接收该输入电源。该对输出端子具有一第一输出端子与一第二输出端子，用以输出该待整流电源。该第一电容耦接于该第一输入端子与该第二输入端子之间。该第二电容耦接于该第一输出端子与该第二输出端子之间。该第三电容耦接于该第一输出端子与该接地端子之间。该第四电容耦接于该接地端子与该第二输出端子之间。该共模电感装置耦接于该对输入端子与该对输出端子，其包含有一磁芯、一第一线圈绕组以及一第二线圈绕组。该磁芯设有一第一绕组区及一第二绕组区。该第一线圈绕组耦接于该第一输入端子与该第一输出端子之间，其中该第一线圈绕组绕制于该第一绕组区之中的三个绕线区，且该第一绕组区的两相邻绕线区系为一间隙所分隔。该第二线圈绕组耦接于该第二输入端子与该第二输出端子之间，其中该第二线圈绕组绕制于该第二绕组区之中的三个绕线区，且该第二绕组区的两相邻绕线区系为一间隙所分隔。

本发明所提供的共模电感装置、共模电感装置的绕线方法及电磁干扰滤波电路可提高共模电感的电磁干扰抑制能力，并减少电磁干扰电路所需的电路元件空间，可满足电源供应器对于小型化及高频化的需求。

附图说明

图1为现有的两级式电磁干扰滤波电路。

图2为现有的单级式/两级式电磁干扰滤波电路所使用的共模电感器。

图3a为本发明共模电感装置的一实施例的示意图。

图3b为图3a所示的共模电感装置的绕线方式的一实施例的示意图。

图4为图3a中共模电感装置完成线圈绕制的一实施例的结构示意图。

图5为图4所示结构的等效电路图。

图6为本发明中共模电感装置中分隔为多个线圈区段的一线圈绕组的一实施例的示意图。

图7为本发明电磁干扰滤波电路的一实施例的示意图。

图8为图7中电磁干扰滤波电路的传导干扰测试结果的一实施例的示意图。

图9为本发明用于绕制一共模电感装置的第一线圈绕组与第二线圈绕组的绕线方法的一实施例的流程图。

图10为本发明复数个夹具夹设至图3a中磁芯的一实施例的示意图。

【符号说明】

102、702：电磁干扰滤波电路

204：闭合磁芯

212、214：线圈

300、700：共模电感装置

304：磁芯

312、314、610、612：线圈绕组

320：隔离板

330、430：环氧树脂

440：基座

C0、C11、C12、C13、C21、C22、C23、C1、C2、C3、C4：电容

L11、L12：共模电感器

WR1、WR2：绕组区

A11、A12、A13、A21、A22、A23：绕线区

G11、G12、G21、G22：间隙

a11、b11、c11、a12、b12、c12、a13、b13、c13、a21、b21、c21、a22、

b22、c22、a23、b23、c23：圈数

T1、T2、T3、T4、TI1、TO1、TI2、TO2：端子

ΔV、ΔV/n：跨压

VI：输入电源

VR：待整流电源

INL、INN：输入端子

OUTL、OUTN：输出端子

OUTG：接地端子

GND：地端

DR：传导干扰测试结果

LMQ、LMA：限制值

902、904、906、908：步骤

CP11、CP12、CP21、CP22：夹具

具体实施方式

在说明书及后续的申请专利范围当中使用了某些词汇来指称特定的元件。本领域技术人员应可理解，制造商可能会用不同的名词来称呼同样的元件。本说明书及后续的申请专利范围并不以名称的差异来作为区别元件的方式，而是以元件在功能上的差异来作为区别的基准。在通篇说明书及请求项当中所提及的「包含」系为一开放式的用语，故应解释成「包含但不限定于」。此外，「耦接」一词在此系包含任何直接及间接的电气连接手段。因此，若文中描述一第一装置电性连接于一第二装置，则代表该第一装置可直接连接于该第二装置，或透过其他装置或连接手段间接地连接至该第二装置。

藉由将各线圈绕组绕制在磁芯之中由两个以上的分隔间隙分隔而成的绕线区，本发明所提供之共模电感装置之一线圈绕组可具有分别绕制于多个绕线区(例如，三个以上的绕线区)的多个线圈区段，其中该线圈绕组的跨压可等于(或大致等于)该些线圈区段各自的跨压的总和。由于相较于该线圈绕组的跨压，各线圈区段的跨压较小，因此分区段绕制而成的该线圈绕组可具有较低的杂散电容值，使得本发明所提供之共模电感装置可同时具有良好的高频滤波能力与低频滤波能力。进一步的说明如下。

参看图3a，其绘示了本发明共模电感装置之一实施例的示意图。该共模电感装置300可包含(但不限于)一磁芯304、一线圈绕组312以及一线圈绕组314。磁芯304可设有一绕组区WR1与一绕组区WR2，其中线圈绕组312可绕制于绕组区WR1之中的三个绕线区A11～A13，线圈绕组314可绕制于绕组区WR2之中的三个绕线区A21～A23。值得注意的是，绕组区WR1的两相邻绕线区可为一间隙所分隔，以及绕组区WR2的两相邻绕线区可为一间隙所分隔。具体地说，绕线区A11与绕线区A12可为一间隙G11所分隔，绕线区A12与绕线区A13可为一间隙G12所分隔，绕线区A21与绕线区A22可为一间隙G21所分隔，绕线区A22与绕线区A23可为一间隙G22所分隔。换言之，线圈绕组312可绕制于三个绕线区A11～A13以形成三个线圈区段(线圈绕组312被分隔成三个线圈区段)，以及线圈绕组314可绕制于三个绕线区A21～A23以形成三个线圈区段(线圈绕组314被分隔成三个线圈区段)。

结合图3a、图3b所示，图3b为图3a所示的共模电感装置的绕线方式之一实施例的示意图。以线圈绕组312的绕制为例(但本发明不限于此)，首先可于绕线区A11绕制三层子线圈，其中第一层子线圈、第二层子线圈与第三层子线圈的线圈圈数分别是a11、b11与c11，且a11、b11与c11均大于零。也就是说，绕制于绕线区A11的线圈圈数为(a11+b11+c11)。在绕制完绕线区A11的线圈之后，接着可于绕线区A12绕制三层子线圈(其线圈圈数分别为a12、b12与c12；a12、b12与c12均大于零)以形成具有线圈圈数为(a12+b12+c12)的线圈。此外，在绕制完绕线区A12的线圈之后，可于绕线区A13绕制三层子线圈(其线圈圈数分别为a13、b13与c13；a13、b13与c13均大于零)以形成具有线圈圈数为(a13+b13+c13)的线圈。

相似地，对于线圈绕组314来说，首先可于绕线区A21绕制三层子线圈(其线圈圈数分别为a21、b21与c21；a21、b21与c21均大于零)以形成具有线圈圈数为(a21+b21+c21)的线圈、于绕线区A22绕制三层子线圈(其线圈圈数分别为a22、b22与c22；a22、b22与c22均大于零)以形成具有线圈圈数为(a22+b22+c22)的线圈，以及于绕线区A23绕制三层子线圈(其线圈圈数分别为a23、b23与c23；a23、b23与c23均大于零)以形成具有线圈圈数为(a23+b23+c23)的线圈。

在某些实施例中，线圈绕组314可对称线圈绕组312来绕制于绕组区WR2(或线圈绕组312可对称线圈绕组314来绕制于绕组区WR1)。举例来说(但本发明不限于此)，线圈绕组312的线圈匝数(例如，a11+b11+c11+a12+b12+c12+a13+b13+c13)可等于线圈绕组314的线圈匝数(例如，a21+b21+c21+a22+b22+c22+a23+b23+c23)。

在某些实施例中，线圈绕组314的一绕线区上的线圈绕制可对称于线圈绕组312的一绕线区上的线圈绕制。举例来说(但本发明不限于此)，绕制于绕线区A21的线圈圈数可等于绕制于绕线区A11的线圈圈数、绕制于绕线区A22的线圈圈数可等于绕制于绕线区A12的线圈圈数，及/或绕制于绕线区A23的线圈圈数可等于绕制于绕线区A13的线圈圈数。此外，绕制于线圈绕组314的一绕线区上的各层子线圈的线圈圈数可分别等于绕制于线圈绕组312的一绕线区上的各层子线圈的线圈圈数。以线圈绕组312的绕线区A11与线圈绕组314的绕线区A21为例，a11可等于a21，b11可等于b21，以及c11可等于c21。

在某些实施例中，绕制于一线圈绕组之中各绕线区的线圈区段可具有相同的线圈圈数。举例来说(但本发明不限于此)，线圈绕组312之中绕制于三个绕线区A11～A13的三个线圈区段可具有相同的线圈圈数，及/或线圈绕组314之中绕制于三个绕线区A21～A23的三个线圈区段可具有相同的线圈圈数。

请注意，以上所述线圈绕制方式仅供说明之需，并非用来作为本发明的限制。于一设计变化中，各线圈绕组之绕线区个数可大于三个。也就是说，各线圈绕组可绕制在由三个以上的分隔间隙分隔而成的绕线区，以形成四个以上的线圈区段。于另一设计变化中，绕制于各绕线区上的子线圈层数可以大于或小于三层。简言之，线圈绕组所包含的线圈区段个数、绕线区上的线圈圈数、各层子线圈的线圈圈数均可依实际设计需求来决定。

在本实施例中，如图3a所示，共模电感装置300更可包含一隔离板320以提升噪声抑制能力。隔离板320可将磁芯304分隔为绕组区WR1与绕组区WR2，其中绕组区WR1与绕组区WR2分别位于隔离板320的不同侧。举例来说(但本发明不限于此)，隔离板320可由一电路板或一印刷电路板来实施。采用多种具有隔离功能的板体来实施隔离板320也是可行的。

此外，共模电感装置300可利用环氧树脂(Epoxy)330来将隔离板320黏着于磁芯304。在某些实施例中，环氧树脂330也可由其他黏着剂(诸如热固性塑料)取代。

参看图4，图4绘示了图3a所示的共模电感装置300完成线圈绕制之一实施例的结构示意图。磁芯304可经由环氧树脂430(或其他黏着剂)黏着于基座440上。线圈绕组312的两端子T1与T2可自磁芯304向外延伸以耦接至电路元件/电信号，以及线圈绕组314的两端子T3与T4可自磁芯304向外延伸以耦接至电路元件/电信号，其中图4所示结构的等效电路如图5所示。将复数个端子T1～T4耦接至相应的电路元件/电信号，共模电感装置300便可应用于多种电路结构之中。

以上所述共模电感装置的结构仅供说明之需，并非用来作为本发明的限制。于一设计变化中，图3a、图3b、图4所示的磁芯304可由一闭合磁芯或一非闭合磁芯来实施。于另一设计变化中，在磁芯304由一闭合磁芯来实施的情形下，该闭合磁芯可以是一圆形磁芯、一椭圆形磁芯、一矩形磁芯、EE型磁芯或其他形状的闭合磁芯。简言之，只要是将一线圈绕组以分区绕制的方式绕制于磁芯之中的不同绕组区以形成共模电感架构，设计上相关的变化均遵循本发明的精神而落入本发明的范畴。

值得注意的是，为了增加差模滤波能力，传统的共模电感装置会增加线圈绕组的线圈匝数，然而线圈绕组的总跨压也会随之增加，导致杂散电容值也增加，影响高频滤波能力。本发明所提供的共模电感装置可在无需改变线圈绕组的线圈匝数的情形下，降低杂散电容值而提供良好的高频滤波能力。请参阅图6，其为本发明共模电感装置之中分隔为多个线圈区段的一线圈绕组的一实施例的示意图。相较于传统的线圈绕组610，本发明所提供的线圈绕组612可具有n个线圈区段(n大于等于3)，其可分别绕制于磁芯中的n个绕线区上(图6未示)。在线圈绕组610的两端子TI1与TO1之间的跨压与线圈绕组612的两端子TI2与TO2之间的跨压均为ΔV的情形下(例如，线圈绕组610与线圈绕组612具有相同的线圈匝数)，线圈绕组612之中各线圈区段的跨压均小于ΔV，使得线圈绕组612可具有较低的杂散电容值及较佳的高频滤波能力。举例来说，各线圈区段可具有相同的线圈圈数，其中各线圈区段的跨压可由ΔV/n来表示。

由上可知，本发明所提供的共模电感装置无需改变线圈绕组的匝数(亦即，不调整共模/差模成份的电感感量)，即可有效减少杂散电容值，进而提供良好的高频滤波能力。因此，在将本发明所提供的共模电感装置应用至电磁干扰滤波电路的情形下，电磁干扰滤波电路可具有简洁的电路设计，进而节省所需之电路元件空间以及生产成本。

参看图7，为本发明电磁干扰滤波电路的一实施例的示意图。电磁干扰滤波电路702可接收一输入电源VI以产生一待整流电源VR，并可包含(但不限于)一对输入端子(具有一输入端子INL与一输入端子INN)、一对输出端子(具有一输出端子OUTL与一输出端子OUTN)、一接地端子OUTG，其中该对输入端子用以接收输入电源VI，该对输出端子用以输出待整流电源VR，以及接地端子OUTG耦接于地端GND。

电磁干扰滤波电路702另可包含(但不限于)复数个电容C1～C4以及一共模电感装置700，其中电容C1耦接于输入端子INL与输入端子INN之间(例如，X电容)，电容C2耦接于输出端子OUTL与输出端子OUTN之间(例如，X电容)，电容C3耦接于输出端子OUTL与接地端子OUTG之间(例如，Y电容)，以及电容C4耦接于接地端子OUTG与输出端子OUTN之间(例如，Y电容)。共模电感装置700可由图3a、图4所示的共模电感装置300来实施，并以等效电路来表示。相较于现有共模电感装置需增加电感感量以提升滤波能力，共模电感装置700仅需少量的电感感量即可达到现有共模电感装置相同或更佳的电磁干扰抑制能力。因此，电磁干扰滤波电路702采用单级式架构即可实现良好的电磁干扰抑制能力，其中共模电感装置700的电感感量可以只是现有共模电感装置的电感感量的一部分(例如，二分之一)。

图8为图7中电磁干扰滤波电路的传导干扰测试结果的一实施例的示意图，由图8可知，传导干扰测试结果DR的准峰值(单位为分贝微伏(dBμV))均低于CISPR22B级传导准峰值之限制值LMQ，且传导干扰测试结果DR的平均值(单位为分贝微伏(dBμV))均低于CISPR22B级传导平均值的限制值LMA。由此可知，图7所示的电磁干扰滤波电路702于高频(单位为兆赫(MHz))的测试频段仍有良好的滤波能力。

值得注意的是，图7所示电路结构系仅供说明之需，并非用来作为本发明的限制。举例来说，共模电感装置700也可由具有分隔为四个或更多的线圈区段的线圈绕组的共模电感装置来实施。于另一例子中，耦接于输入端子INL与输入端子INN之间的电容C1也可由复数个Y电容来取代。

本发明所提供的共模电感装置的线圈绕制方法步骤如图9所示，图9绘示了本发明用于绕制一共模电感装置之一第一线圈绕组与一第二线圈绕组的绕线方法的一实施例的流程图。请注意，假若所得到的结果大致相同，则步骤不一定要按照第9图所示之次序来执行。此外，为了方便说明，以下搭配图3a所示的共模电感装置300来说明。然而，这并非用来作为本发明的限制。图9所示的绕线方法可简单归纳如下。

步骤902：开始。

步骤904：提供设有第一绕组区和第二绕组区的一磁芯，诸如具有绕组区WR1及绕组区WR2的磁芯。

步骤906：在所述第一绕组区之中的三个绕线区绕制第一线圈绕组，所述第一绕组区的两相邻绕线区为一间隙所分隔。举例来说，线圈绕组312可绕制于绕组区WR1之中的三个绕线区A11～A13，其中绕线区A11与绕线区A12系为间隙G11所分隔，以及绕线区A12与绕线区A13系为间隙G12所分隔。

步骤908：在所述第二绕组区之中的三个绕线区绕制第二线圈绕组，所述第二绕组区的两相邻绕线区为一间隙所分隔。举例来说，线圈绕组314可绕制于绕组区WR2之中的三个绕线区A21～A23，其中绕线区A21与绕线区A22系为间隙G21所分隔，以及绕线区A22与绕线区A23系为间隙G22所分隔。

在步骤906及/或步骤908中，该绕线方法可将复数个夹具夹设于一绕组区，以区分开该绕组区的三个绕线区。请参阅图10，其为本发明复数个夹具夹设至图3a中磁芯的一实施例的示意图。在本实施例中，复数个夹具CP11与CP12可夹设至绕组区WR1，以区分开绕组区WR1的三个绕线区A11～A13，其中三个绕线区A11～A13之中的两相邻绕线区为一夹具所分隔。相似地，复数个夹具CP21与CP22可夹设至绕组区WR2，以区分开绕组区WR2的三个绕线区A21～A23，其中三个绕线区A21～A23之中的两相邻绕线区为一夹具所分隔。

换言之，在图9所示的步骤906中，该绕线方法可将复数个夹具夹设至该第一绕组区，以区分开该第一绕组区的三个绕线区，其中三个绕线区之中的两相邻绕线区为一夹具所分隔。本领域技术人员在阅读图1～图8的相关说明后，应可了解图9所示的每一步骤的操作细节，故相关的说明在此便不再赘述。

综上所述，本发明所提供的共模电感装置、共模电感装置的绕线方法及电磁干扰滤波电路提高了共模电感的电磁干扰抑制能力，并可减少电磁干扰电路所需的电路元件空间，以满足电源供应器对于小型化及高频化的需求。

以上所述仅为本发明之较佳实施例，凡依本发明申请专利范围所做之均等变化与修饰，皆应属本发明之涵盖范围。