本发明大体涉及集成电路，并且更具体地涉及集成电路中的场效应晶体管。
背景技术：
一些集成电路包含具有漂移区的场效应晶体管(fet)以使其能够进行较高电压操作。随着这些集成电路被缩放以用于下一代产品，存在的一个需求是增加这些fet的开关频率以减小外部无源部件(诸如电感器)的尺寸，同时保持这些fet中的低功耗。这需要同时减小fet的开关寄生效应和开态比电阻(面积归一化的开态电阻)。
为了能够在升高的漏极电压下进行操作，fet采用在高漏极电压条件下耗尽的漂移区，从而允许fet在开态期间阻断电压并同时支持传导。倾向于形成较高电压的fet，其中栅极在场氧化物上方延伸以便用作漂移区的场板。令人遗憾的是，先进制造节点(诸如250纳米节点及以上)中的场氧化物通常通过浅沟槽隔离(sti)过程来形成，并且通常太厚而不能最佳地用作这种fet中的栅极延伸场板下方的场释放氧化物(fieldreliefoxide)。
技术实现要素：
在所描述的实例中，一种集成电路包括场板式fet，并且通过在集成电路的衬底的顶表面上方形成氧化物掩模层(从而覆盖场板式fet的区域)来形成。在氧化物掩模层中形成第一开口，从而暴露场板式fet的漂移区的区域。在第一开口下方将掺杂剂注入到衬底中。随后，沿着第一开口的横向边界在氧化物掩模层上形成电介质侧壁。在衬底的顶表面处，在第一开口的通过电介质侧壁暴露的区域中形成场释放氧化物层。所注入的掺杂剂扩散到衬底中以形成漂移区，横向延伸超过(past)场释放氧化物层。在形成场释放氧化物层之后，移除电介质侧壁和氧化物掩模层。场板式fet的栅极在场板式fet的本体(body)上形成，在相邻的漂移区上方延伸。在场释放氧化物的上方邻近栅极直接形成场板。
附图说明
图1是包括场板式fet的一个示例集成电路的横截面。
图2a至图2k是描绘了一个示例形成方法的连续阶段的图1的集成电路的横截面。
图3a至图3f是在一个示例形成方法的连续阶段中描绘的包含场板式fet的另一个示例集成电路的横截面。
具体实施方式
附图未按比例绘制，并且为了说明本说明书而提供所述附图。示例实施方案不受所示的行为或事件的顺序限制，因为一些行为可能以不同顺序发生和/或与其他行为或事件同时发生。此外，根据示例实施方案实现方法并非需要所有示出的行为或事件。
图1是包括场板式fet的一个示例集成电路的横截面。在该实例中，描述了n沟道场板式fet。可以通过掺杂剂极性的适当改变来描述类似的p沟道场板式fet。集成电路100包括衬底102，其可能具有重掺杂的n型埋层104以及n型埋层104上方的p型层106。p型层106延伸到衬底102的顶表面108。集成电路100包括n沟道场板式fet110。集成电路100还可以可选地包括平面fet112。集成电路100的部件(诸如场板式fet110和平面fet112)可以被场氧化物114横向分开。场氧化物114可以具有如图1所描绘的sti结构，或者可以具有硅的局部氧化(locos)结构。
场板式fet110包括设置在衬底102中的n型漂移区116。漂移区116从n型漏极接触区118延伸到场板式fet110的p型本体120。例如，漂移区116的平均掺杂剂密度可以是1×1016cm-3至1×1016cm-3。漂移区116可以具有较重掺杂的顶部和较轻掺杂的底部，以便为场板式fet110提供击穿电压和比电阻的期望值。场释放氧化物122层设置在漂移区116上方。场释放氧化物122在场释放氧化物122的横向边缘处具有锥形轮廓，通常被称为鸟喙(bird’sbreak)。场释放氧化物122比场氧化物114薄。漂移区116延伸超过场释放氧化物122，超过了邻近本体120的横向距离124。例如，横向距离124可以是100纳米至200纳米，这可以有利地提供场板式fet110的比电阻和栅极-漏极电容期望的低值。场板式fet110的栅极电介质层126设置在衬底102的顶表面108处，其从场释放氧化物122延伸到场板式fet110的n型源极128，该n型源极128与漂移区116相对地邻接本体120。栅极电介质层126设置在漂移区116的延伸超过场释放氧化物122的部分上方，并且设置在本体120的在漂移区116与源极128之间的部分上方。场释放氧化物122的厚度至少是栅极电介质层126的厚度的两倍。场板式fet110包括栅极130，所述栅极130设置在栅极电介质层126上方、从源极128延伸、设置在本体120的在漂移区116与源极128之间的部分上方、并且设置在漂移区116的延伸超过场释放氧化物122的部分上方。在该实例中，栅极130在场释放氧化物122上方部分地延伸，以便在漂移区116的部分上方提供场板132。在该实例的替代性版本中，场板可以由与栅极130分开的结构元件提供。可以选择场释放氧化物122的厚度，以便在场板式fet110的操作期间提供漂移区116中的电场的期望最大值。
场板式fet110可能包括在场释放氧化物122下方直接设置在衬底中的可选电荷调节区134。电荷调节区134基本上与场释放氧化物122对准。在该实例的一个版本中，电荷调节区134中的掺杂剂可以是n型(诸如磷和/或砷)，使得电荷调节区134中的净掺杂剂密度高于电荷调节区134下方的漂移区116中的净掺杂剂密度。在该实例的该版本中，电荷调节区134可以被认为是漂移区116的一部分。在该实例的另一个版本中，电荷调节区134中的掺杂剂可以是p型(诸如硼、镓和/或铟)，其补偿但不反掺杂漂移区116的n型掺杂剂，使得电荷调节区134中的净掺杂剂密度低于电荷调节区134下方的漂移区116中的净掺杂剂密度，但保持n型。在该实例的该版本中，电荷调节区134也可以被认为是漂移区116的一部分。在该实例的另一个版本中，电荷调节区134中的掺杂剂可以是p型，其反掺杂漂移区116的n型掺杂剂，使得电荷调节区134中的净掺杂剂密度转换为p型。在该实例的该版本中，电荷调节区134可以被认为与漂移区116分开。可以选择电荷调节区134中的掺杂剂极性和密度，以便为场板式fet110提供击穿电压和比电阻的期望值。
场板式fet110还可以包括本体120中的设置在衬底102中的p型本体接触区136。栅极侧壁间隔物138可以设置在栅极130的侧表面上。金属硅化物140可以设置在漏极接触区118和源极128及本体接触区136上。场板式fet110可以具有以漏极为中心的配置，其中漏极接触区118被场释放氧化物122围绕，所述场释放氧化物122被本体120和源极128围绕。场板式fet110的其他配置在该实例的范围内。
平面fet112包括设置在衬底102中的n型漂移区142。漂移区142从n型漏极接触区144延伸到平面fet112的p型本体146。平面fet112没有与场板式fet110的场释放氧化物122类似的场释放氧化物层。平面fet112也没有与场板式fet110的电荷调节区134类似的电荷调节区。由于同时形成，平面fet112的漂移区142具有与场板式fet110的漂移区116类似的掺杂剂分布和种类。
平面fet112的栅极电介质层148设置在衬底102的顶表面108处，从漏极接触区144延伸到平面fet112的n型源极150，该n型源极150与漂移区142相对地邻接本体146。栅极电介质层148设置在漂移区142的在漏极接触区144与本体146之间的部分上方，并且设置在本体146的在漂移区142与源极150之间的部分上方。平面fet112包括栅极152，所述栅极152设置在栅极电介质层148上方、从源极150延伸到接近漏极接触区144的位置。
平面fet112还可以包括本体146中的设置在衬底102中的p型本体接触区154。栅极侧壁间隔物156可以设置在栅极152的侧表面上。金属硅化物140(如果存在于场板式fet110上)可以设置在漏极接触区144和源极150及本体接触区154上。平面fet112可以具有以漏极为中心的配置或其他配置。
图2a至图2k是描绘了一个示例形成方法的连续阶段的图1的集成电路的横截面。参考图2a，可以通过以下方式来形成衬底102：从p型硅晶片(在顶表面上可能有外延层)开始，以及通过以1×1015cm-2至1×1016cm-2的剂量注入n型掺杂剂(诸如锑)来形成n型埋层104。热驱动过程加热晶片以激活和扩散所注入的n型掺杂剂。通过用原位p型掺杂的外延过程在晶片上形成p型层106。例如，外延形成的材料可以具有4微米至6微米的厚度，其有利地通过图1的相对浅的漂移区116实现，这可以通过图1的场释放氧化物122相对于漂移区116的自对准性质来完成。n型掺杂剂部分地扩散到外延生长的材料中，使得n型埋层104与原始硅晶片和外延生长的材料之间的边界重叠。例如，p型层106的平均体电阻率可以是1ohm-cm至10ohm-cm。通过以诸如2兆电子伏特(mev)至3mev的能量注入硼，可以在p型层106中形成可选的p型埋层。
场氧化物114在衬底102的顶表面108处形成，诸如通过sti过程或locos过程。一种示例sti过程包括在衬底102上方形成氮化硅的化学机械抛光(cmp)停止层和sti衬垫氧化物(padoxide)层。隔离沟槽被刻蚀通过cmp停止层和sti衬垫氧化物并进入衬底102。使用以下过程用二氧化硅填充隔离沟槽：使用原硅酸四乙酯(teos)的等离子体增强化学气相沉积(pecvd)过程、高密度等离子体(hdp)过程、使用teos和臭氧的高纵横比过程(harp)、使用硅烷的大气压化学气相沉积(apcvd)过程、或使用二氯硅烷的次大气压化学气相沉积(sacvd)过程。通过氧化物cmp过程从cmp停止层上方移除过量的二氧化硅。随后移除cmp停止层，从而留下场氧化物114。一种示例locos过程包括在衬底102上方的locos衬垫氧化物层上方形成氮化硅掩模层。在场氧化物114的区域中移除氮化硅掩模层，从而暴露locos衬垫氧化物。经由热氧化，在由氮化硅掩模层暴露的区域中形成二氧化硅，以便形成场氧化物114。随后移除氮化硅掩模层，从而将场氧化物114留在适当位置。
在衬底102的顶表面108处形成衬垫氧化物158层。例如，衬垫氧化物158可以具有5纳米至25纳米的厚度，并且可以通过热氧化或通过若干种化学气相沉积(cvd)过程中的任何一种过程来形成。在衬垫氧化物158层上方形成氧化物掩模层160。例如，氧化物掩模层160可以包括氮化硅，其通过使用二氯硅烷和氨的低压化学气相沉积(lpcvd)过程来形成。可替代地，氧化物掩模层160中的氮化硅可以通过双(叔丁基-氨基)硅烷(btbas)的分解来形成。用于形成氧化物掩模层160的其他过程在该实例的范围内。例如，氧化物掩模层160的厚度可以是图1的场释放氧化物122的厚度的约1至2倍。
在氧化物掩模层160上方形成刻蚀掩模162，其暴露了场板式fet110的区域中的用于图1的场释放氧化物122的区域，并且暴露用于在平面fet112的区域中注入图1的漂移区142的区域。刻蚀掩模162可以包括通过光刻过程形成的光致抗蚀剂，并且可以包括诸如无定形碳的硬掩模材料，并且可以包括诸如有机底部抗反射涂层(barc)的抗反射层。在场板式fet110的区域中的用于场释放氧化物122的暴露区域具有足够宽的横向尺寸，使得在刻蚀氧化物掩模层160之后，刻蚀区域的中心部分在形成电介质侧壁后保持干净/清晰。用于在平面fet112的区域中注入漂移区142的暴露区域具有足够窄的宽度，使得在刻蚀氧化物掩模层160之后，用于注入漂移区142的暴露区域保持被用于形成电介质侧壁的电介质材料阻挡。
参考图2b，在通过刻蚀掩模162暴露的区域中移除氧化物掩模层160，从而暴露衬垫氧化物158层。还可以在通过刻蚀掩模162暴露的区域中移除衬垫氧化物158的一部分。在场板式fet110的区域中移除氧化物掩模层160形成了氧化物掩模层160中的第一开口164。在平面fet112的区域中移除氧化物掩模层160形成了氧化物掩模层160中的第二开口166。第一开口164的横向尺寸168是足够宽的，使得第一开口164的中心部分在形成电介质侧壁后保持干净。例如，在通过沉积厚度为80纳米至100纳米的保形层来形成电介质侧壁的该实例的版本中，横向尺寸168大于约350纳米。第二开口166的宽度170是足够窄的，使得第二开口166保持被用于形成电介质侧壁的电介质材料阻挡。为了在第二开口中获得期望量的电介质材料，第二开口166的宽度170可以小于随后形成的用于形成第一开口164中的电介质侧壁的电介质层的厚度的2.5倍。例如，在上文描述的通过沉积厚度为约80纳米的保形层来形成电介质侧壁的该实例版本中，宽度170小于约200纳米。可以通过湿法刻蚀(诸如磷酸水溶液)来移除氧化物掩模层160，所述湿法刻蚀如图2b所示的那样底切(undercut)刻蚀掩模162。可替代地，可以通过使用氟自由基的等离子体刻蚀来移除氧化物掩模层160，所述等离子体刻蚀可以产生较少的底切。可以在刻蚀氧化物掩模层160之后可选地移除刻蚀掩模162，或者可以将刻蚀掩模162留在适当位置以便在随后的离子注入步骤中提供附加的停止材料。
参考图2c，在通过移除氧化物掩模层160而被暴露的区域(包括场板式fet110的区域中的第一开口164和平面fet112的区域中的第二开口166)中，将n型掺杂剂172注入到衬底102中，从而有利地将随后形成的图1的漂移区116自对准到随后形成的图1的场释放氧化物122。例如，n型掺杂剂172可以包括：磷174，其可以以150千电子伏特(kev)至225kev的能量按1×1012cm-2至4×1012cm-2的剂量被注入；以及砷176，其可以以100kev至150kev的能量按2×1012cm-2至6×1012cm-2的剂量被注入。所注入的磷174在第一开口164下方形成第一磷注入区178，并且在第二开口166下方形成第二磷注入区180。类似地，所注入的砷176在第一开口164下方形成第一砷注入区182，并且在第二开口166下方形成第二砷注入区184。第一磷注入区178和第二磷注入区180有利地比第一砷注入区182和第二砷注入区184更深，以便在场板式fet110中提供图1的漂移区116中的缓变结，并且在平面fet112中提供图1的漂移区142中的缓变结。可选地，n型掺杂剂172的磷掺杂剂174还可包括深剂量的磷，该深剂量的磷在第一磷注入区178下方在衬底102中形成第一深补偿注入区186，并且在第二磷注入区180下方在衬底102中形成第二深补偿注入区188。深剂量的磷旨在补偿p型层106，以便在不将p型层106反掺杂为n型的情况下减小净掺杂剂密度。在注入n型掺杂剂172之后，移除刻蚀掩模162的任何剩余部分。
参考图2d，可以执行可选的热驱动操作，其激活和扩散图2c的所注入的n型掺杂剂172。例如，热驱动操作可以包括在约900℃至1050℃的30分钟至60分钟的斜坡式炉退火。图2c的第一磷注入区178中的磷掺杂剂在第一开口164下方形成第一磷扩散区190，并且图2c的第二磷注入区180中的磷掺杂剂在第二开口166下方形成第二磷扩散区192。类似地，图2c的第一砷注入区182中的砷掺杂剂在第一开口164下方形成第一砷扩散区194，并且图2c的第二砷注入区184中的砷掺杂剂在第二开口166下方形成第二砷扩散区196。第一磷扩散区190和第二磷扩散区192有利地比第一砷扩散区194和第二砷扩散区196更深。如果像参考图2c所述的那样形成第一深补偿注入区186和第二深补偿注入区188，则可选的热驱动操作扩散并激活图2c的第一深补偿注入区186中的磷掺杂剂以便在第一磷扩散区190下方和周围在衬底102中形成第一补偿区198，并且扩散并激活图2c的第二深补偿注入区188中的磷掺杂剂以便在第二磷扩散区192下方和周围在衬底102中形成第二补偿区200。代替可选的热驱动操作，可以在随后的热氧化操作期间激活和扩散所注入的n型掺杂剂172以形成图1的场释放氧化物122。
参考图2e，在氧化物掩模层160上方、和在场板式fet110的区域中的第一开口164中以及在平面fet112的区域中的第二开口166中形成保形电介质层202。保形电介质层202可以包括单个电介质材料层，或者可以包括两个或更多个子层。保形电介质层202可以包括氮化硅、二氧化硅和/或其他电介质材料。在图2e所描绘的该实例的版本中，保形电介质层202可以包括在氧化物掩模层160上以及在衬垫氧化物158上形成的二氧化硅薄层204、以及在二氧化硅薄层204上形成的氮化硅层206。选择保形电介质层202的厚度以便提供在氧化物掩模层160的横向边缘上的在第一开口164中随后形成的电介质侧壁的期望宽度，并且阻挡第二开口166。例如，保形电介质层202的厚度可以是80纳米至100纳米，以提供宽度为75纳米至90纳米的电介质侧壁。由于第二开口166的有限宽度170，第二开口166的中心中的保形电介质层202比第一开口164的中心中的保形电介质层202更厚。保形电介质层202中的氮化硅可以通过lpcvd过程或btbas的分解来形成。保形电介质层202中的二氧化硅可以通过teos的分解来形成。
参考图2f，执行各向异性刻蚀过程，所述各向异性刻蚀过程从第一开口164的中心部分移除保形电介质层202，从而留下保形电介质层202的电介质材料以在氧化物掩模层160的横向边缘上在第一开口164中形成电介质侧壁208。例如，电介质侧壁208的宽度可以是在第一开口164的中心中形成的保形电介质层202的厚度的50％至90％。各向异性刻蚀没有从第二开口166移除保形电介质层202的所有电介质材料，使得电介质材料的连续部分覆盖第二开口166中的衬垫氧化物158。
参考图2g，可以执行可选的电荷调节注入操作，其使用电介质侧壁208和氧化物掩模层160作为注入掩模，将电荷调节掺杂剂210注入到衬底102中。所注入的电荷调节掺杂剂210在第一开口164下方直接在衬底102中形成电荷调节注入区212；电荷调节注入区212的横向范围由电介质侧壁208限定，从而有利地将随后形成的图1的电荷调节区134自对准到随后形成的图1的场释放氧化物122。第二开口166中保留的保形电介质层202的电介质材料阻挡电荷调节掺杂剂210与第二开口166下方的衬底102隔开。在该实例的一个版本中，电荷调节掺杂剂210可以是n型掺杂剂(诸如磷和/或砷)。在该实例的另一个版本中，电荷调节掺杂剂210可以是p型掺杂剂(诸如硼、镓和/或铟)。例如，电荷调节掺杂剂210的剂量可以是1×1010cm-2至1×1012cm-2。可以以足够的能量注入电荷调节掺杂剂210以将所注入的掺杂剂25纳米至100纳米的峰值置于在衬垫氧化物158下方的衬底102中。
参考图2h，在场板式fet110的区域中的第一开口164中，通过热氧化来形成场释放氧化物122。电介质侧壁208和氧化物掩模层160的特性影响场释放氧化物122的横向边缘处的锥形轮廓(即鸟喙)的长度和形状。不在平面fet112的区域中的第二开口166中形成热氧化物，因为第二开口166中保留的保形电介质层202的电介质材料阻挡热氧化过程的氧化环境。示例炉热氧化过程可以包括：在45分钟至90分钟的时间段内将炉温升至约1000℃，其中环境为2％至10％的氧气；将炉温保持在约1000℃持续10分钟至20分钟的时间段，同时将环境中的氧气增加到80％至95％的氧气；将炉温保持在约1000℃持续60分钟至120分钟的时间段，同时将环境中的氧气保持在80％至95％的氧气并向环境添加氯化氢气体；将炉温保持在约1000℃持续30分钟至90分钟的时间段，同时将环境中的氧气保持在80％至95％的氧气而无氯化氢气体；以及在氮环境中使炉温斜坡式下降。热氧化过程的温度分布扩散并激活图2g的电荷调节注入区212中的所注入的掺杂剂以形成电荷调节区134。热氧化过程的温度分布还进一步扩散第一磷扩散区190、第二磷扩散区192、第一砷扩散区194和第二砷扩散区196、以及第一补偿区198和第二补偿区200(如果存在)的n型掺杂剂。第一砷扩散区194中的大部分n型掺杂剂是砷，并且第一磷扩散区190中的大部分n型掺杂剂是磷。类似地，第二砷扩散区196中的大部分n型掺杂剂是砷，并且第二磷扩散区192中的大部分n型掺杂剂是磷。第一磷扩散区190和第一砷扩散区194提供场板式fet110的漂移区116。类似地，第二磷扩散区192和第二砷扩散区196提供平面fet112的漂移区142。第一补偿区198和第二补偿区200是p型，具有比下面的p型层106更低的净掺杂剂密度。第一补偿区198和第二补偿区200有利地分别为场板式fet110和平面fet112提供减小的漏极结电容。随后移除氧化物掩模层160、电介质侧壁208和第二开口166中保留的保形电介质层202的电介质材料。可以通过磷酸水溶液移除氮化硅。可以通过缓冲的稀释氢氟酸水溶液移除二氧化硅。
参考图2i，可能同时形成场板式fet110的p型本体120和平面fet112的p型本体146。可以通过以一种或更多种能量注入p型掺杂剂(诸如硼)来形成本体120和本体146，以便提供p型掺杂剂的期望分布。示例注入操作可以包括以80kev至150kev的能量的按1×1014cm-2至3×1014cm-2的剂量第一次注入硼、以及以30kev至450kev的能量的按1×1013cm-2至3×1013cm-2的剂量第二次注入硼。随后的退火过程(诸如在1000℃下持续30秒的快速热退火)激活并扩散所注入的硼。
在衬底102的顶表面108处(包括在场板式fet110和平面fet112的区域中)的暴露的半导体材料上形成栅极电介质材料层214。栅极电介质材料层214可以包括通过热氧化形成的二氧化硅和/或通过cvd过程形成的氧化铪或氧化锆，并且可以包括通过暴露于含氮等离子体而引入的氮原子。栅极电介质材料层214的厚度反映了场板式fet110和平面fet112的操作电压。在栅极电介质材料层214和场释放氧化物122上方形成栅极材料层216。例如，栅极材料层216可以包括多晶态硅(在本文中被称为多晶硅)，其可能掺杂有n型掺杂剂。栅极材料层216中的其他栅极材料(诸如氮化钛)在该实例的范围内。例如，栅极材料层216中的多晶硅可以具有300纳米至800纳米的厚度。
栅极掩模218在栅极材料层216上方形成以覆盖场板式fet110的图1的栅极130的区域和平面fet112的图1的栅极152的区域。在该实例中，栅极掩模218在场释放氧化物122上方部分地延伸以覆盖图1的场板132的区域。栅极掩模218可以包括通过光刻过程形成的光致抗蚀剂。栅极掩模218还可以包括硬掩模材料层，诸如氮化硅和/或无定形碳。另外，栅极掩模218可以包括抗反射材料层，诸如barc层。
参考图2j，执行栅极刻蚀过程，其移除通过栅极掩模218暴露的图2i的栅极材料层216，以形成场板式fet110的栅极130并形成平面fet112的栅极152。例如，栅极刻蚀过程可以是使用氟自由基的反应离子刻蚀(rie)过程。可以通过栅极刻蚀过程来侵蚀栅极掩模218。在形成栅极130和152之后，移除剩余的栅极掩模218。
参考图2k，图2j的栅极电介质材料层214提供场板式fet110的栅极电介质层126和平面fet112的栅极电介质层148。通过在栅极130和衬底102的顶表面108上方形成侧壁材料的保形层(可能包括多于一个的氮化硅和/或二氧化硅的子层)，可以在场板式fet110的栅极130的侧表面上形成栅极侧壁间隔物138。随后，各向异性刻蚀(诸如rie过程)从栅极130和衬底102的顶表面移除侧壁材料层，从而将栅极侧壁间隔物138留在适当位置。平面fet112的栅极152上的栅极侧壁间隔物156可以与场板式fet110的栅极侧壁间隔物138类似地形成，并且可能与其同时形成。
可以通过以下方式来形成场板式fet110的n型源极128和n型漏极接触区118：诸如以1×1014cm-2至5×1015cm-2的剂量，邻近栅极130和场释放氧化物122将n型掺杂剂(诸如磷和砷)注入到衬底102中，然后进行退火操作(诸如尖峰退火或闪光退火)以激活所注入的掺杂剂。在形成栅极侧壁间隔物138之前，通过在栅极130附近将n型掺杂剂注入到衬底中，可以形成源极128的在栅极130下方部分地延伸的n型漏极延伸部分。平面fet112的n型源极150和n型漏极接触区144可以与场板式fet110的源极128和漏极接触区118类似地形成，并且可能与其同时形成。
可以通过以下方式来形成场板式fet110的本体120中的p型本体接触区136：通过诸如以1×1014cm-2至5×1015cm-2的剂量将p型掺杂剂(例如，硼)注入到衬底102中，然后进行退火操作(诸如尖峰退火或闪光退火)以激活所注入的掺杂剂。平面fet112的本体146中的p型本体接触区136可以与场板式fet110的本体120中的本体接触区136类似地形成，并且可能与其同时形成。
使漂移区116形成为与场释放氧化物122自对准可以提供栅极130与漂移区116重叠的横向距离124的期望低值，从而有利地提供低栅极-漏极电容。此外，自对准配置可以提供在装置间可控制的横向距离124，而不会由于不可避免的光刻对准变化(有时被称为对准误差)而导致不期望的可变性。
图3a至图3f是在示例形成方法的连续阶段中描绘的包含场板式fet的另一个示例集成电路的横截面。在该实例中，描述了n沟道场板式fet。可以用掺杂剂极性的适当改变来描述类似的p沟道场板式fet。参考图3a，集成电路300包括衬底302，所述衬底302具有延伸到衬底302的顶表面308的p型层306。p型层306可以是半导体晶片上的外延层，或者可以是体硅晶片的顶部部分。集成电路300包括n沟道场板式fet310，其在该实例中具有对称的以漏极为中心的配置。集成电路300还可以可选地包括平面fet(在图3a至图3f中未示出)。在该实例中，集成电路300包括围绕场板式fet310的区域的场氧化物314。如参考图2a所述的，场氧化物314通过sti过程形成。sti过程在衬底302的顶表面308上方使用sti衬垫氧化物层420，并且在sti衬垫氧化物层420上方使用氮化硅的cmp停止层422。在该实例中，sti衬垫氧化物层420和cmp停止层422在形成场氧化物314之后未被移除并且被用于形成场板式fet310。
sti衬垫氧化物层420和cmp停止层422延伸跨过场板式fet310的区域。在cmp停止层422上方形成刻蚀掩模362，其暴露场板式fet310的区域中的用于随后形成的场释放氧化物的区域。可以如参考图2a所述的那样形成刻蚀掩模362。用于场释放氧化物的暴露区域具有足够宽的横向尺寸，使得在刻蚀cmp停止层422之后，刻蚀区域的中心部分在形成电介质侧壁后保持干净。
参考图3b，在通过刻蚀掩模362暴露的区域中移除cmp停止层422，从而暴露sti衬垫氧化物层420，在cmp停止层422中形成开口364。开口364的横向尺寸368是足够宽的，使得开口364的中心部分在形成电介质侧壁后保持干净。可以通过使用氟自由基的等离子体刻蚀来移除cmp停止层422，这可以产生非常小的底切，如图3b所示。可替代地，可以通过湿法刻蚀来移除cmp停止层422，如参考图2b所述。
在通过移除cmp停止层422暴露的区域(包括场板式fet310的区域中的开口364)中，将n型掺杂剂372注入到衬底302中，从而有利地将随后形成的漂移区自对准到随后形成的场释放氧化物。例如，n型掺杂剂372可以包括磷和砷，如参考图2c所描述的。所注入的n型掺杂剂372在开口364下方形成漂移注入区424。在注入n型掺杂剂372之后，移除刻蚀掩模362的任何剩余部分。
参考图3c，电介质侧壁408在cmp停止层422的横向边缘上在开口364中形成，诸如参考图2e和图2f所描述的。附加侧壁426可以在cmp停止层422的横向边缘上在场氧化物314上方形成，其与开口364中的电介质侧壁408同时形成。在形成电介质侧壁408之后，开口364的中心部分是干净的。
参考图3d，在场板式fet310的区域中的开口364中，通过热氧化来形成场释放氧化物322。电介质侧壁408和cmp停止层422的特性影响场释放氧化物322的横向边缘的长度和形状。如参考图2h所述的，场释放氧化物322可以通过炉热氧化过程来形成。热氧化过程的温度分布扩散并激活图3c的漂移注入区424中的所注入的n型掺杂剂，以形成场板式fet310的漂移区316。随后移除cmp停止层422、电介质侧壁408和附加侧壁426。
参考图3e，n型阱428可以可选地在漂移区316下方形成在衬底302中，相对于场释放氧化物322居中定位。n型阱428可以有利地减小场板式fet310的漏极电阻，并且扩展通过场板式fet310的漏极的中心部分的电流，从而提供改善的可靠性。n型阱428可以与集成电路300的逻辑电路中的p沟道金属氧化物半导体(pmos)晶体管下方的其他n型阱同时形成。场板式fet310的p型本体320在衬底302中形成并邻接漂移区316。诸如参考图2i所描述的，可以通过注入p型掺杂剂(诸如硼)来形成本体320。随后的退火过程激活并扩散所注入的硼。
移除图3d的sti衬垫氧化物层420。栅极电介质层326在衬底302的顶表面308处形成并邻近场释放氧化物322。可以诸如参考图21所描述的那样形成栅极电介质层326。场板式fet310的栅极330在栅极电介质层326上方形成，从场释放氧化物322附近延伸以与本体320部分重叠。栅极330在漂移区的在场释放氧化物322与本体320之间的部分上延伸。可以如参考图2i和图2j所述的那样形成栅极330。
诸如参考图2k所描述的，在栅极330的侧表面上形成栅极侧壁间隔物338。在该实例中，电介质材料的栅极帽(gatecap)430在栅极330的顶表面上方形成。栅极帽430和栅极侧壁隔离物338使栅极330的顶表面和横向表面电隔离。可以诸如通过在形成栅极掩模和执行栅极刻蚀之前在栅极材料层上方形成电介质层来形成栅极帽430。
参考图3f，在衬底302中形成n型漏极接触区318，其位于场释放氧化物322的两个相对部分之间的漂移区316中。n型源极328在衬底302中形成并邻近栅极330与漏极接触区318相对。漏极接触区318和源极328可以如参考图2k所述的那样形成，并且可以同时形成。在形成栅极侧壁间隔物338之前，可以形成源极328的在栅极330下方部分延伸的n型漏极延伸部分。
在该实例中，场板432在场释放氧化物322的一部分上方直接形成，延伸到栅极330。场板432与栅极330电隔离。可以通过以下方式来形成场板432：在栅极330和场释放氧化物322上方形成导电材料(诸如多晶硅或氮化钛)层，在导电材料层上方形成刻蚀掩模以覆盖场板432的区域，以及执行刻蚀过程以限定场板432。集成电路300可以被配置成将单独的偏置电压施加到栅极330和场板432。与具有栅极和场释放氧化物重叠以提供场板的类似场板式fet相比，将场板432形成为与栅极330电隔离并且可从栅极330单独偏置可以有利地使得能够在场板式fet310的操作期间减小漂移区316中的电场。
漂移区316在场板式fet310的第一侧上延伸超过场释放氧化物322第一横向距离434，并且在与所述第一侧相对的第二侧上延伸超过场释放氧化物322第二横向距离436。由于漂移区316以与场释放氧化物322自对准的方式形成，因此第一横向距离434基本上等于第二横向距离436，这可以有利地提供通过场板式fet310的均匀电流分布。将漂移区316形成为与场释放氧化物322自对准还可以有利地为第一横向距离434和第二横向距离436提供期望的窄范围值，这在装置之间是可控制的，而没有由于不可避免的光刻对准变化(有时称为对准误差)而引起的不期望的可变性。
在所描述的实施方案中修改是可能的，并且在权利要求的范围内其他实施方案是可能的。