半导体装置及其制造方法与流程

本申请基于日本专利申请2017－123128号(申请日：2017年6月23日)主张优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

实施方式涉及半导体装置及其制造方法。

背景技术：

以往，开发了在半导体芯片的下表面上设有漏极焊盘、在上表面上设有源极焊盘以及栅极焊盘的纵型mosfet(metal-oxide-semiconductorfield-effecttransistor：金属氧化物半导体场效应晶体管)。这样的纵型mosfet中，提出了为了对半导体芯片内的电场分布进行控制而在半导体芯片内埋入场板电极的技术。在该情况下，栅极电极以线状设置在场板电极上，并经由接触件连接于栅极焊盘。但是，随着平面构造的微细化，难以将接触件可靠地连接于栅极电极。

技术实现要素：

实施方式提供容易制造的半导体装置及其制造方法。

实施方式的半导体装置具备：半导体板；第1电极部件，设置在所述半导体板内；第1绝缘膜，设置在所述半导体板的第1面上，覆盖所述第1电极部件；第1焊盘，设置在所述第1绝缘膜上，连接于所述第1面；第2焊盘，设置在所述第1绝缘膜上，与所述第1焊盘分离；以及接触件，将所述第2焊盘连接到所述第1电极部件。所述第1电极部件具有配置在所述第1焊盘的正下方区域的第1部分和配置在所述第2焊盘的正下方区域的第2部分。所述第1部分中的宽度方向两端部的上表面位于比所述第1部分中的宽度方向中央部的上表面靠上方的位置。所述第2部分的上表面中的宽度方向端部与宽度方向中央部的高度差小于所述第1部分的上表面中的宽度方向端部与宽度方向中央部的高度差。

实施方式的半导体装置的制造方法具备：在半导体层的上部形成在第1方向上延伸的沟槽的工序；在所述沟槽的内表面上形成第1绝缘膜，并且在所述沟槽的下部内形成第1电极部件的工序；在所述沟槽的上部内形成第2绝缘膜的工序；在第1区域中，在所述第2绝缘膜的上表面形成第1凹部的工序；在从所述第1区域观察位于所述第1方向的第2区域中，在所述第1绝缘膜的上表面以及所述第2绝缘膜的上表面，形成比所述第1凹部宽且比所述第1凹部深的第2凹部的工序；在所述半导体层的露出面上形成第3绝缘膜的工序；形成将所述第1凹部填满而不将所述第2凹部填满的导电膜的工序；通过将所述导电膜选择性地除去，在所述第1凹部内以及所述第2凹部的内表面上形成第2电极部件的工序；以将所述半导体层以及所述第2电极部件覆盖的方式形成第4绝缘膜的工序；以及在所述第4绝缘膜内，形成与所述第2电极部件中的所述第1凹部内形成的部分连接的接触件的工序。

附图说明

图1是表示实施方式的半导体装置的俯视图。

图2(a)是基于图1所示的a－a’线的截面图，图2(b)是基于图1所示的b－b’线的截面图。

图3(a)及图3(b)是表示实施方式的半导体装置的栅极电极的立体图。

图4(a)及图4(b)是表示实施方式的半导体装置的制造方法的截面图。

图5(a)及图5(b)是表示实施方式的半导体装置的制造方法的截面图。

图6是表示实施方式的半导体装置的制造方法的俯视图。

图7(a)是基于图6所示的a－a’线的截面图，图7(b)是基于图6所示的b－b’线的截面图。

图8是基于图6所示的c－c’线的截面图。

图9(a)及图9(b)是表示实施方式的半导体装置的制造方法的截面图。

图10是表示实施方式的半导体装置的制造方法的截面图。

图11(a)及图11(b)是表示实施方式的半导体装置的制造方法的截面图。

图12(a)及图12(b)是表示实施方式的半导体装置的制造方法的截面图。

图13(a)及图13(b)是表示实施方式的半导体装置的制造方法的截面图。

图14(a)及图14(b)是表示实施方式的半导体装置的制造方法的截面图。

图15(a)及图15(b)是表示实施方式的半导体装置的制造方法的截面图。

图16(a)及图16(b)是表示比较例的半导体装置的截面图。

具体实施方式

以下，参照附图对本发明的实施方式进行说明。

图1是表示本实施方式的半导体装置的俯视图。

图2(a)是基于图1所示的a－a’线的截面图，图2(b)是基于图1所示的b－b’线的截面图。

图3(a)及图3(b)是表示本实施方式的半导体装置的栅极电极的立体图，是从相互不同的方向观察的图。

另外，各图是示意性的图，适当夸大以及省略来描绘。例如，图1中，关于栅极电极26仅示出了几个，其他省略。此外，在图之间，构成要素的个数以及尺寸比等不一定一致。

本实施方式的半导体装置例如是纵型的电力用半导体装置，例如是纵型mosfet。

如图1、图2(a)及图2(b)所示，在本实施方式的半导体装置1中设有硅板10。本说明书中，“硅板”是指以硅(si)为主成分的板状的部件。关于其他构成要素也同样，在构成要素的名称中包含材料名的情况下，该构成要素的主成分为该材料。此外，通常，硅是半导体材料，因此只要没有特别的说明，硅板为半导体板。关于其他部件也同样，作为原则，该部件的特性反映着主成分的特性。硅板10例如由单晶硅形成。

在硅板10的上表面10a上，源极焊盘31以及栅极焊盘32相互隔开而设置。源极焊盘31的面积比栅极焊盘32的面积大。此外，在硅板10的下表面10b上设有漏极焊盘33。源极焊盘31以及栅极焊盘32例如由铝(al)等的金属材料形成。漏极焊盘33例如由钛镍金(tiniau)合金等的金属材料形成。

以下，本说明书中，为了方便说明，采用xyz正交坐标系。将硅板10的厚度方向设为“z方向”，将源极焊盘31以及栅极焊盘32的排列方向设为“x方向”，将相对于z方向及x方向正交的方向设为“y方向”。此外，在z方向中，将从下表面10b朝向上表面10a的方向还称为“上”，将其反方向还称为“下”，该表现也是便于说明的表现，与重力的方向没有关系。从z方向观察，将设有源极焊盘31的区域称为单元区域rc，将设有栅极焊盘32的区域称为栅极区域rg。半导体装置1中，主要在单元区域rc中在漏极焊盘33与源极焊盘31之间流过电流。

硅板10中，导电型为n⁺⁺型的漏极层11、导电型为n^－型的漂移层12、导电型为p型的基底层13、导电型为n⁺⁺型的源极层14依次层叠。但是，从z方向观察，漏极层11以及漂移层12配置于单元区域rc以及栅极区域rg双方，基底层13以及源极层14仅配置于单元区域rc。

漏极层11的施主浓度以及源极层14的施主浓度比漂移层12的施主浓度高。漏极层11、漂移层12、基底层13以及源极层14被一体地形成，其边界不一定明确。漏极层11构成硅板10的下表面10b，源极层14构成硅板10的上表面10a。漏极层11与漏极焊盘33相接，并连接于漏极焊盘33。

在硅板10的上部内，形成有多个在x方向上延伸的沟槽20。沟槽20从单元区域rc遍及到栅极区域rg而配置。沟槽20的下端位于漂移层12内。在沟槽20中的位于漂移层12内的部分的内表面上设有硅氧化膜21。在硅氧化膜21的下部的侧面上设有硅氧化膜22。

在沟槽20内，设有由导电性材料例如多晶硅构成的场板(fp)电极24。fp电极24的下部24a被硅氧化膜22夹住，上部24b位于硅氧化膜22上，与硅氧化膜21相接。因此，上部24b的宽度、即y方向上的长度比下部24a的宽度大。fp电极24的上端位于比硅氧化膜21的上端靠下方的位置。例如，对fp电极24施加与源极焊盘31相同的电位。

在fp电极24上且是被硅氧化膜21夹住的位置设有硅氧化膜25。单元区域rc中，z方向上的硅氧化膜25的上端的位置与硅氧化膜21的上端的位置大致相等，并与漂移层12和基底层13之间的界面的位置大致相等。另一方面，栅极区域rg中，硅氧化膜21的上端的位置比硅氧化膜25的上端的位置高。

在沟槽20内的硅氧化膜25上，设有栅极电极26。栅极电极26配置在fp电极24的正上方区域，在x方向上延伸。栅极电极26由导电性材料例如多晶硅一体地形成。

如图2(a)及图2(b)、图3(a)及图3(b)所示，栅极电极26之中的、配置于单元区域rc的部分26a的形状与配置于栅极区域rg的部分26e的形状不同。以下，详细说明栅极电极26的形状。

部分26a的与其长边方向(x方向)正交的截面(yz截面)的形状为凹字状。即，部分26a的宽度方向(y方向)的两端部26b相对于宽度方向的中央部26c，沿着沟槽20的内表面向上方竖立。因此，两端部26b的上表面位于比中央部26c的上表面靠上方的位置。

另一方面，部分26e的与其长边方向(x方向)正交的截面(yz截面)的形状为大致矩形状。因此，部分26e的上表面大致平坦。部分26e的上表面中的宽度方向(y方向)的两端部与宽度方向的中央部在z方向上的差，比部分26a的上表面中的宽度方向的两端部与中央部在z方向上的差d短。另外，部分26e的上表面中的宽度方向的两端部与宽度方向的中央部在z方向上的差在图2(b)所示的例中为大致零。此外，部分26e的宽度比部分26a的宽度窄，部分26e的厚度比部分26a整体的厚度薄。在z方向上，部分26e的上表面位于与部分26a的上端大致相同的位置，部分26e的下表面位于比部分26a的下表面靠上方的位置。因此，硅氧化膜25中的配置在部分26e的正下方区域的部分比配置在部分26a的正下方区域的部分厚。

在单元区域rc中，在硅板10与栅极电极26之间，设有例如由硅氧化物构成的栅极绝缘膜27。在硅板10上，以覆盖栅极电极26的方式设有硅氧化膜28。在硅氧化膜28上，设有bpsg(boronphosphoroussilicateglass：掺硼磷的硅氧化物)膜29。源极焊盘31以及栅极焊盘32配置在bpsg膜29上。

在硅氧化膜28内以及bpsg膜29内，设有在z方向上延伸的接触件34及35。接触件34的下端连接于源极层14，上端连接于源极焊盘31。接触件35的下端连接于栅极电极26的部分26e的上表面，接触件35的上端连接于栅极焊盘32的下表面。接触件34及35例如由钨(w)等金属材料形成。

接着，对本实施方式的半导体装置的制造方法进行说明。

图4(a)及图4(b)～图5(a)及图5(b)是表示本实施方式的半导体装置的制造方法的截面图。

图4(a)所示的截面相当于基于图1所示的a－a’线的截面，图4(b)所示的截面相当于基于图1所示的b－b’线的截面。关于图5(a)～图5(b)也同样。

图6是表示本实施方式的半导体装置的制造方法的俯视图。

图7(a)是基于图6所示的a－a’线的截面图，图7(b)是基于图6所示的b－b’线的截面图。

图8是基于图6所示的c－c’线的截面图。

图9(a)及图9(b)是表示本实施方式的半导体装置的制造方法的截面图。

图9(a)所示的截面相当于基于图6所示的a－a’线的截面，图9(b)所示的截面相当于基于图6所示的b－b’线的截面。

图10是表示本实施方式的半导体装置的制造方法的截面图。

图10所示的截面相当于基于图6所示的c－c’线的截面。

图11(a)及图11(b)～图15(a)及图15(b)是表示本实施方式的半导体装置的制造方法的截面图。

图11(a)所示的截面相当于基于图1所示的a－a’线的截面，图11(b)所示的截面相当于基于图1所示的b－b’线的截面。关于图12(a)～图15(b)也同样。

首先，如图4(a)及图4(b)所示，准备硅基板11a。硅基板11a为低电阻基板，例如含有磷(p)，导电型为n⁺⁺型。接着，在硅基板11a的上表面上，通过使硅外延生长而形成导电型为n^－型的漂移层12。接着，在漂移层12的上部，形成多个在x方向上延伸的沟槽20。

接着，通过使硅氧化物堆积，在沟槽20的内表面上形成硅氧化膜21。接着，在沟槽20的下部内，在硅氧化膜21的表面上形成硅氧化膜22。接着，通过使多晶硅堆积，在沟槽20内形成fp电极24。fp电极24之中，被硅氧化膜22夹着的部分为下部24a，配置在硅氧化膜22上的部分为上部24b。上部24b比下部24a粗。此外，使fp电极24的上表面位于比漂移层12的上表面靠下方的位置。

接着，通过使硅氧化物堆积，在沟槽20内的fp电极24上形成硅氧化膜25。接着，通过实施干式蚀刻，除去堆积在漂移层12上的硅氧化物。接着，在漂移层12上、硅氧化膜21上以及硅氧化膜25上，形成抗蚀剂掩膜41。在抗蚀剂掩膜41中，在配置于栅极区域rg的硅氧化膜25的正上方区域形成开口部41a。

接着，如图5(a)及图5(b)所示，将抗蚀剂掩膜41(参照图4(a)及图4(b))作为掩膜，实施rie(reactiveionetching：反应性离子蚀刻)等的各向异性蚀刻。由此，在栅极区域rg中，在硅氧化膜25的上部形成凹部42。此时，不对硅氧化膜21进行蚀刻。接着，除去抗蚀剂掩膜41。

接着，如图6、图7(a)及图7(b)、图8所示，以覆盖栅极区域rg、使单元区域rc露出的方式形成抗蚀剂掩膜43。抗蚀剂掩膜43的单元区域rc侧的端缘43a配置在比凹部42的单元区域rc侧的端缘42a更靠单元区域rc侧。端缘43a与端缘42a之间的距离为以下图9(a)及图9(b)、图10所示的工序中的蚀刻量以下，例如为1μm以下。

接着，如图9(a)及图9(b)、图10所示，将抗蚀剂掩膜43作为掩膜，实施对硅氧化物的cde(chemicaldryetching)等的各向同性蚀刻。由此，在单元区域rc中，在硅氧化膜21及25形成凹部44。凹部44比凹部42形成得深。此外，凹部44是将硅氧化膜21及25双方除去而形成的，因此比仅将硅氧化膜25除去而形成的凹部42宽。此时，以回绕到抗蚀剂掩膜43的正下方区域的方式进行蚀刻，由此凹部44与凹部42连通。接着，除去抗蚀剂掩膜43。

接着，如图11(a)及图11(b)所示，实施热氧化处理。由此，在漂移层12的露出面上，形成栅极绝缘膜27。

接着，如图12(a)及图12(b)所示，例如通过lp－cvd(lowpressurechemicalvapordeposition：低压化学气相生长)法使硅堆积，由此形成多晶硅膜26s。多晶硅膜26s的厚度设为将凹部42填满、不将凹部44填满的厚度。

接着，如图13(a)及图13(b)所示，在单元区域rc中，在凹部44的正上方区域形成抗蚀剂掩膜45。抗蚀剂掩膜45不形成于栅极区域rg。并且，对硅实施cde等的各向同性蚀刻。

由此，如图14(a)及图14(b)所示，在单元区域rc中，多晶硅膜26s中的未被抗蚀剂掩膜45覆盖的部分被除去，接着，配置在抗蚀剂掩膜45的正下方区域的部分也被从侧方除去，残留堆积在凹部44的内表面上的部分。结果，由多晶硅膜26s形成栅极电极26的部分26a。另一方面，在栅极区域rg中，多晶硅膜26s被从上表面侧均匀地回蚀，残留配置在凹部42内的部分。由此，由多晶硅膜26s形成栅极电极26的部分26e。由部分26a以及26e形成栅极电极26。然后，将抗蚀剂掩膜45除去。

接着，如图15(a)及15(b)所示，在单元区域rc中，通过将作为受主的杂质、例如硼(b)进行离子注入，在漂移层12的上部形成p型的基底层13。接着，在单元区域rc中，通过将作为施主的杂质、例如磷(p)进行离子注入，从而在基底层13的上部形成n⁺⁺型的源极层14。

接着，通过使未掺杂的硅氧化物堆积，在整面上形成硅氧化膜28。在硅氧化膜28的上表面，形成反映了栅极电极26等的形状的凹凸。接着，使含有硼以及磷的硅氧化物堆积，形成bpsg膜29。在bpsg膜29的上表面也形成反映了栅极电极26等的形状的凹凸。接着，通过实施温度例如为900℃的热处理，使bpsg膜29进行粘性流动而将bpsg膜29的上表面平坦化。接着，在整面上形成抗蚀剂掩膜46。在抗蚀剂掩膜46，在源极层14的正上方区域形成孔46a，并且在栅极电极26的部分26e的正上方区域形成孔46b。

接着，实施rie等的各向异性蚀刻。由此，在bpsg膜29以及硅氧化膜28中，在孔46a的正下方区域形成到达源极层14的接触孔47，并且在孔46b的正下方区域形成到达栅极电极26的部分26e的接触孔48。接着，将抗蚀剂掩膜46除去。

接着，如图1、图2(a)以及图2(b)所示，通过使例如钨等金属材料堆积并回蚀，在接触孔47内形成接触件34，并且在接触孔48内形成接触件35。

接着，通过在整面上堆积铝并进行构图，在单元区域rc形成源极焊盘31，并且在栅极区域rg形成栅极焊盘32。接着，将硅基板11a从下表面起磨削而使其变薄。由此，硅基板11a成为漏极层11。接着，例如通过溅射法，在漏极层11的下表面上形成漏极焊盘33。这样，制造本实施方式的半导体装置1。

接着，对本实施方式的效果进行说明。

在本实施方式中，单元区域rc中，栅极电极26的部分26a的截面形状为凹字状。由此，即使将沟槽20形成得粗，在图12(a)所示的工序中也能够不将多晶硅膜26s形成得过厚地形成具有所需的栅极长度的栅极电极26。

通过将沟槽20形成得粗，在沟槽20内双重地形成硅氧化膜21及22，能够使fp电极24与漂移层12之间的距离根据z方向的位置而不同。更具体而言，可以使fp电极24的下部24a与漂移层12之间的距离为硅氧化膜21及22的合计的厚度，使fp电极24的上部24b与漂移层12之间的距离为硅氧化膜21的厚度。由此，能够精密地控制硅板10内的电场分布，例如能够缓和电场集中。

另一方面，栅极区域rg中，栅极电极26的部分26e的截面形状为矩形状，部分26e的上表面平坦。由此，在图15(b)所示的工序中，即使抗蚀剂掩膜46的孔46b的位置在y方向上稍微偏离，接触孔48也不会从部分26e脱离，能够将接触件35更可靠地与栅极电极26连接。因此，孔46b的对位的余量较多，半导体装置1的制造容易。

此外，在本实施方式中，在图5(b)所示的工序中，在栅极区域rg形成凹部42，在图9(b)所示的工序中，在单元区域rc形成比凹部42深且宽的凹部44，在如图12(a)及图12(b)所示的工序中，以将凹部42填满而不将凹部44填满的厚度形成多晶硅膜26s，在图14(a)及图14(b)所示的工序中，对多晶硅膜26s实施各向同性蚀刻。由此，能够形成如图3(a)及图3(b)所示的栅极电极26。

接着，对比较例进行说明。

图16(a)及图16(b)是表示本比较例的半导体装置的截面图。

如图16(a)及图16(b)所示，在本比较例中，不实施图4(a)及图4(b)、图5(a)及图5(b)所示的形成凹部42的工序，而在图9(a)及图9(b)、图10所示的工序中，在栅极区域rg也形成凹部44。由此，在本比较例的半导体装置101中，栅极电极126中的配置在栅极区域rg的部分126e的截面形状与配置在单元区域rc的部分126a的截面形状同样成为凹字状。并且，将接触件35连接到栅极电极126的部分126e的宽度方向(y方向)的两端部126b的上表面。

在本比较例中，需要使接触件35到达栅极电极126的两端部126b的上表面，但与上述的实施方式的栅极电极26的部分26e相比，本比较例的栅极电极126的两端部126b的宽度窄，因此接触件35的y方向上的对位的余量少。如果接触件35向栅极电极126的中央部126c侧偏离，则变得形状不良，接触件35有可能不与栅极电极126连接。此外，如果接触件35向栅极电极126的外侧偏离，则接触件35有可能与源极层14短路。因此，在制造本比较例的半导体装置101时，需要将接触件35精密地对位，制造困难。

根据以上说明的实施方式，能够实现制造容易的半导体装置及其制造方法。

以上，对本发明的几个实施方式进行了说明，但这些实施方式是作为例子来提示的，并没有要限定发明的范围。这些新的实施方式能够以其他多种形态实施，在不脱离发明的主旨的范围内能够进行各种省略、替换、变更。这些实施方式及其变形包含于发明的范围及主旨，并且包含于权利要求书所记载的发明及其等价物的范围中。