本发明涉及半导体制造领域，尤其是涉及一种SOI晶圆的制备方法。
背景技术：
绝缘体上硅(Silicon-On-Insulator，SOI)工艺以其良好的衬底隔离特性，在射频领域有着广阔的应用前景。以移动电话为代表的通讯机器，为追求将对应于相异通讯方式及相异频率的通讯功能予以一体化于同一机器内，并且对于更进一步的高功能化与小型化的需求更为显著地强烈，例如，有在半导体的单一芯片上构成：以进行数字或高频模拟等讯号处理的晶体管为代表的主动组件区块；以及以电阻或是电容或是传感器为代表的被动组件，所组合而成的电路，再者，用于高频集成电路而以电阻、电容或是电感为代表的被动组件，在电阻损失部分及浮动电容部分为小，若构成电路时的Q值(Q-factor)为不高，则不仅无法以高频来动作，且将增加损失且增加消耗电流，因此由于难以通过移动电话等的携带型机器中的电池进行长时间动作的缘故，所以被动组件的电阻损失部分及杂散电容部分必须为极小值，在此些高频集成电路中，贴合式半导体晶圆也被称Trap-rich(富陷阱)型SOI基板，近年来成为被实用化且被大量使用的状况。
目前，SOI晶圆的制作方法，主要是利用一种离子注入剥离法，该离子注入剥离法于形成有SOI层的接合晶圆上，借由注入主要为氢离子的物质而形成剥离用离子注入层，并在透过绝缘膜而与基底晶圆贴合之后，在剥离用离子注入层予以剥离于该接合晶圆而使其薄膜化的方法，而该方法过程相对复杂，且成本较高。
技术实现要素：
本发明的目的在于提供一种SOI晶圆的制备方法，以解决使用现有制备方法工艺过程相对复杂，使用成本较高的问题。
为了达到上述目的，本发明提供了一种SOI晶圆的制备方法，包括以下步骤：
提供第一基底；
在所述第一基底上形成第一半导体层，在所述第一半导体层上形成第一介电质层；
提供第二基底；
在所述第二基底上形成过渡层，在所述过渡层上形成第二半导体层，在所述第二半导体层上形成第二介电质层，所述第一介电质层和所述第二介电质层的材质相同；
将所述第一基底与所述第二基底自所述第一介电质层和所述第二介电质层键合，形成初始SOI晶圆；以及
将所述初始SOI晶圆薄化，获得SOI晶圆。
可选的，所述第一介电质层和所述第二介电质层为氧化层。
可选的，所述过渡层为锗硅层。
可选的，所述第一半导体层为多晶硅层。
可选的，所述多晶硅层为陷阱中心层。
可选的，所述第二半导体层为单晶硅层。
可选的，所述第一基底和所述第二基底由单晶硅构成。
可选的，所述初始SOI晶圆薄化的步骤包括：依次去除所述第二基底和所述过渡层。
可选的，采用化学机械研磨的方法去除所述第二基底和部分所述过渡层。
可选的，采用干法刻蚀的方法使剩余的所述过渡层全部去除。
可选的，采用CF4气体使剩余的所述过渡层全部去除。
综上所述，在本发明提供的SOI晶圆的制备方法中，提供第一基底；在所述第一基底上形成第一半导体层，在所述第一半导体层上形成第一介电质层；提供第二基底；在所述第二基底上形成过渡层，在所述过渡层上形成第二半导体层，在所述第二半导体层上形成第二介电质层；将所述第一基底与所述第二基底自所述第一介电质层和所述第二介电质层键合，形成初始SOI晶圆；以及将所述初始SOI晶圆薄化，获得SOI晶圆。本发明所提供的方法可以替代现有的Trap-rich(富陷阱)型SOI晶圆形成方法，同时与现有的方法相比，在本方法中进行键合的所述第一介电质层和所述第二介电质层为同一物质，使得两者的键合更加容易。进一步的，利用一锗硅层作为过渡层代替采用离子注入形成的剥离层，使得工艺操作变得更加简单，也使生产成本降低。
附图说明
图1为本发明实施例提供的所述初始SOI晶圆的制备方法的流程示意图；
图2为本发明实施例提供的所述第一基底上第一介电质层形成后的结构示意图；
图3为本发明实施例提供的所述第二基底上第二介电质层形成后的结构示意图；
图4为本发明实施例提供的所述初始SOI晶圆的结构示意图；
图5为本发明实施例提供的去掉第二基底后的初始SOI晶圆的结构示意图；
图6为本发明实施例提供的Trap-rich型SOI晶圆的结构示意图；
其中，1-第一基底，2-第一半导体层，3-第一介电质层，4-第二基底，5-过渡层，6-第二半导体层，7-第二介电质层，8-介电质层。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
如背景技术中所述的，SOI晶圆的制作方法，主要是利用一种离子注入剥离法，该离子注入剥离法于形成有SOI层的接合晶圆上，借由注入主要为氢离子的物质而形成剥离用离子注入层，并在透过绝缘膜而与基底晶圆贴合之后，在剥离用离子注入层予以剥离于该接合晶圆而使其薄膜化的方法，而该方法过程相对复杂，且成本较高。
因此，在制造半导体器件时，为了解决上述问题，本发明提供了一种SOI晶圆的制备方法。
参阅图1，其为本发明实施例提供的SOI晶圆的制作方法的流程示意图，如图1所示，所述SOI晶圆的制作方法包括以下步骤:
步骤S1：提供第一基底；
步骤S2：在所述第一基底上形成第一半导体层，在所述第一半导体层上形成第一介电质层；
步骤S3：提供第二基底；
步骤S4：在所述第二基底上形成过渡层，在所述过渡层上形成第二半导体层，在所述第二半导体层上形成第二介电质层，所述第一介电质层和所述第二介电质层的材质相同；
步骤S5：将所述第一基底与所述第二基底自所述第一介电质层和所述第二介电质层键合，形成初始SOI晶圆；以及
步骤S6：将所述初始SOI晶圆薄化，获得SOI晶圆。
在步骤S1中，参阅图2，图2为在所述第一基底上第一介电质层形成后的结构示意图。进一步的，所述第一基底1由单晶硅构成，所述单晶硅为制造高电阻率的硅，高电阻率基板的具有充满生产性与安定性并且低价的特征，具体的，所述单晶硅的电阻率大于等于1kΩ.cm。
可以理解的是，所述第一基底1可以经过预处理，例如经过清洗去除其表面上的油污、颗粒及金属等杂质。
之后，在步骤S2中，在所述第一基底1的表面形成所述第一半导体层2。具体的，所述第一半导体层1为多晶硅层，更进一步的，将所述多晶硅层作为Trap-rich型SOI(Silicon on Insulator)基板的陷阱中心层，所述陷阱中心能够俘获所述基底晶圆内的自由载流子。具体的，所述第一半导体层的厚度范围为0.1微米至10微米。例如，厚度为0.6微米，4微米，6微米。优选的，可采用化学气相沉积的方法形成所述第一半导体层。
接着，在形成的第一半导体层2的表面形成第一介电质层3，进一步的所述第一介电质层3可为氧化膜，具体的所述第一介电质层3的厚度范围为0.1微米至10微米。例如，厚度可以为0.8微米3微米，6微米。可选的，可采用化学气相沉积的方法形成所述第一介电质层3，还可采用热氧化的方法形成所述第一介电质层3。
在步骤S3中，参阅图3，图3为所述键合晶圆的整体结构示意图，进一步的，所述第二基底4由单晶硅构成。
同样可以理解的是，所述第二基底4可以经过预处理，例如经过清洗去除其表面上的油污、颗粒及金属等杂质。
之后，在步骤S4中，在所述键合晶圆4的表面形成过渡层5。具体的，所述过渡层5为锗硅层。进一步的，所述过渡层5的厚度范围为1微米到10微米。例如，厚度可以为3微米，6微米，8微米。优选的，可采用外延的方法形成所述过渡层。
接着，在形成的过渡层5上形成第二半导体层6。进一步的，所述第二半导体层6为单晶硅层。可选的，所述第二半导体层6的厚度为100埃到10微米。例如，厚度为800埃，2微米，6微米。可选的，可采用外延的方法形成所述第二半导体层6。
接着，在形成的第二半导体层6上形成第二介电质层7。进一步的，所述第二介电质层7可为氧化层，例如可以是构成所述第二介电质层7的物质成分与构成所述第一介电质层的物质成分相同。可选的，所述第二介电质层7的厚度范围为0.1微米到1微米，例如，厚度可以为0.5微米，0.7微米，0.8微米。可选的，可采用化学气相沉积的方法形成所述第二介电质层7，还可采用热氧化的方法形成所述第二介电质层7。
在一个实施例中，步骤S1～步骤S2的过程和步骤S3～步骤S4的过程可以并行进行。也可以顺次进行，还可以先执行步骤S3～步骤S4，再执行步骤S1～步骤S2。
在步骤S5中，如图4所示，为形成的初始SOI晶圆的结构示意图。形成所述初始初始SOI晶圆的过程为：使所述第二基底上第二介电质层7面向所述第一基底上的第一介电质层3，第二介电质层7与第一介电质层3相接进行所述键合，键合完成后所述第一介电质层和所述第二介电质层接合形成介电质层8。由于所述第一介电质层3与第二介电质层7的物成分相同，都为氧化层，两者键合起来更加容易，键合时间更短，键合所需条件更加简单。
在步骤S6中，在所述初始SOI晶圆形成后，对所述初始SOI晶圆进行薄膜化，例如将第二基底和过渡层去掉，从而可形成所需的Trap-rich型SOI(Silicon on Insulator)晶圆的器件结构。
进一步的，在本发明中的过渡层相当于采用离子注入方法形成Trap-rich型SOI(Silicon on Insulator)晶圆的器件结构时的剥离层。具体的，参阅图5和图6，先采用化学机械研磨的方法先去掉构成所述第二基底，然后使用化学机械研磨的方法去掉部分所述过渡层，接着采用干法刻蚀的方法使剩余的所述过渡层全部去除，优选的，可采用CF4气体使剩余的所述过渡层全部去除。最后得到所需要的器件结构。如图6所示，图6为形成的Trap-rich型SOI(Silicon on Insulator)晶圆的结构示意图，该SOI(Silicon on Insulator)晶圆结构包括第一基底1(高电阻率的单晶硅层)，位于所述第一基底上的第一半导体层2(多晶硅层)，位于所述第一半导体层上的介电质层8(氧化层)，以及位于所述介电质层上的第二半导体层6(单晶硅层)。
综上所述，在本发明提供的SOI晶圆的制备方法中，提供第一基底；在所述第一基底上形成第一半导体层，在所述第一半导体层上形成第一介电质层；
提供第二基底；在所述第二基底上形成过渡层，在所述过渡层上形成第二半导体层，在所述第二半导体层上形成第二介电质层；将所述第一基底与所述第二基底自所述第一介电质层和所述第二介电质层键合，形成初始SOI晶圆；以及
将所述初始SOI晶圆薄化，获得SOI晶圆。本发明所提供的方法可以替代现有的Trap-rich型SOI(Silicon on Insulator)晶圆形成方法，同时与现有的方法相比，在本方法中进行键合的所述第一介电质层和所述第二介电质层为同一物质，使得两者的键合更加容易，同时利用过渡层代替采用离子注入形成的剥离层，使得工艺操作变得更加简单，也使生产成本降低。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。