本发明涉及阵列基板技术领域，尤其涉及一种低温多晶硅阵列基板及其制备方法。
背景技术：
低温多晶硅(Low temperature poly-silicon，简称LTPS)，由于其具有高的电子迁移率，可以有效的减小TFT的器件的面积，从而提升像素的开口率。增大面板显示亮度的同时可以降低整体的功耗，使得面板的制造成本大幅度降低，目前已成为液晶显示领域炙手可热的技术。
但是LTPS工艺复杂，Array侧基板阵列成膜的的层别较多，针对不同膜层的制备需采用不同的光罩，例如源漏极过孔及像素电极的形成均需要采用不同的光罩工艺等，不能实现对光罩的最大利用，这样导致会有较多的光罩数量，同时产品制作产能时间增长，增加了光照成本、物料和运营成本。目前面板设计行业关注的重点在于如何能有效的降低LTPS Array侧阵列基板的制作周期，如何提升产品的良率及产品生产产能，从而为公司降低成本，同时也是增加公司市场竞争力的有效途径。
因此，有必要提供一种新的低温多晶硅阵列基板的制备方法，以解决现有技术所存在的问题。
技术实现要素：
本发明提供一种低温多晶硅阵列基板及其制备方法，能够减少制程光罩数量，达到节省光罩成本、运行成本、材料成本和时间成本的目的，且在不增加光罩的前提下兼容内触控设计。
为解决上述问题，本发明提供的技术方案如下：
本发明提供一种低温多晶硅阵列基板的制备方法，所述方法包括以下步骤：
步骤S1、提供一基板，在所述基板上依次制备缓冲层、多晶硅层，经第一道光罩制程后形成多晶硅图案；
步骤S2、在所述基板上依次制备栅绝缘层、栅极金属层以及一层第一光刻胶，对所述栅极金属层蚀刻形成栅极，并对所述多晶硅图案进行掺杂，形成所述多晶硅图案中的重掺杂部与轻掺杂部；
步骤S3、在所述基板上依次制备间绝缘层、像素电极层以及一层第二光刻胶，采用第三道光罩在不同区域以不同的光透过量进行曝光，显影后对应所述重掺杂部预设位置的所述第二光刻胶完全蚀刻，形成不同厚度的第二光刻胶图案；
步骤S4、经蚀刻去除对应所述重掺杂部的所述预设位置的所述像素电极层、所述间绝缘层以及所述栅绝缘层的相应部分，形成源极过孔与漏极过孔；
步骤S5、去除部分所述第二光刻胶，保留所述像素电极层上用于制备像素电极的相应区域上方的所述第二光刻胶，对所述像素电极层进行蚀刻，形成图案化的所述像素电极。
根据本发明一优选实施例，所述方法还包括以下步骤：
步骤S6、在所述基板上制备一层源漏极金属层并进行第四道光罩制程，图案化后在对应所述源极过孔与所述漏极过孔处分别形成源极与漏极，以及在对应相邻两所述多晶硅图案之间形成触控信号线；其中，所述漏极与所述像素电极接触；
步骤S7、在所述基板上制备一层钝化层，通过第五道光罩在对应所述触控信号线的相应位置形成第一过孔；
步骤S8、在所述基板上制备一层触控电极层，通过第六道光罩形成图案化的触控电极，且所述触控电极通过所述第一过孔与所述触控信号线接触。
根据本发明一优选实施例，所述步骤S2具体包括：在所述基板上依次制备栅绝缘层、栅极金属层以及一层第二光刻胶，并进行第二道光罩制程，对所述栅极金属层进行第一次蚀刻后形成所述多晶硅图案中的重掺杂部，再对所述栅极金属层进行第二次蚀刻后形成栅极以及所述多晶硅图案中的轻掺杂部；
其中，所述重掺杂部是以所述栅极金属层第一次蚀刻后形成的图案为掩模，对所述多晶硅图案进行N+离子掺杂形成的；所述轻掺杂部是以所述栅极为掩模，对所述多晶硅图案进行N-离子掺杂形成的。
根据本发明一优选实施例，所述重掺杂部包括形成于所述栅极金属层第一次蚀刻后的所述图案两侧的第一重掺杂部与第二重掺杂部，所述轻掺杂部包括形成于所述栅极对应区域两侧的第一轻掺杂部与第二轻掺杂部，所述第一重掺杂部与所述第二重掺杂部宽度相等，所述第一轻掺杂部与所述第二轻掺杂部的宽度相等。
根据本发明一优选实施例，所述步骤S3中对应所述像素电极上方的所述第二光刻胶图案的厚度最厚。
根据本发明一优选实施例，所述步骤S4具体包括以下步骤：
步骤S41、进行第一次蚀刻制程，将所述像素电极层对应所述重掺杂部的所述预设位置的相应部分蚀刻掉；
步骤S42、再进行第二次蚀刻制程，将所述间绝缘层及所述栅绝缘层对应所述重掺杂部的所述预设位置的相应部分蚀刻掉，形成对应源极的所述源极过孔与对应漏极的所述漏极过孔。
根据本发明一优选实施例，所述步骤S5具体包括以下步骤：
步骤S51、对所述第二光刻胶图案进行蚀刻，保留所述像素电极上方的所述第二光刻胶；
步骤S52、对所述像素电极层进行蚀刻，形成图案化的所述像素电极；
步骤S53、去除所述像素电极上的所述第二光刻胶。
根据本发明一优选实施例，所述漏极的一部分制备于所述像素电极上。
根据本发明一优选实施例，所述像素电极层与所述触控电极层的材料均为铟锡金属氧化物。
本发明还提供一种采用上述制备方法制备的低温多晶硅阵列基板。
本发明的有益效果为：本发明的低温多晶硅阵列基板及其制备方法，通过以栅极作为掩模对多晶硅图案进行掺杂，从而减少了轻掺杂部与重掺杂部的光罩，以及采用同一道光罩形成源极过孔、漏极过孔以及像素电极；本发明能够通过一道光罩工艺实现多种膜层结构的制备，从而实现了对光罩的最大利用度，相比传统工艺流程进行了极度简化，通过对制程Mask数量的缩减，达到节省Mask成本、运行成本、材料成本和时间成本的目的。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的低温多晶硅阵列基板的制备方法流程图；
图2a～图2m为本发明实施例提供的低温多晶硅阵列基板的制备方法示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明针对现有技术的低温多晶硅阵列基板的制作工艺复杂，需要较多的光罩数量，同时产品制作产能时间增长，增加了光照成本、物料和运营成本的技术问题，本实施例能够解决该缺陷。
参阅图1，为本发明实施例提供的低温多晶硅阵列基板的制备方法流程图。所述方法包括以下步骤：
步骤S1、提供一基板，在所述基板上依次制备缓冲层、多晶硅层，经第一道光罩制程后形成多晶硅图案；
步骤S2、在所述基板上依次制备栅绝缘层、栅极金属层以及一层第一光刻胶，对所述栅极金属层蚀刻形成栅极，并对所述多晶硅图案进行掺杂，形成所述多晶硅图案中的重掺杂部与轻掺杂部；
步骤S3、在所述基板上依次制备间绝缘层、像素电极层以及一层第二光刻胶，采用第三道光罩在不同区域以不同的光透过量进行曝光，显影后对应所述重掺杂部预设位置的所述第二光刻胶完全蚀刻，形成不同厚度的第二光刻胶图案；
步骤S4、经蚀刻去除对应所述重掺杂部的所述预设位置的所述像素电极层、所述间绝缘层以及所述栅绝缘层的相应部分，形成源极过孔与漏极过孔；
步骤S5、去除部分所述第二光刻胶，保留所述像素电极层上用于制备像素电极的相应区域上方的所述第二光刻胶，对所述像素电极层进行蚀刻，形成图案化的所述像素电极。
具体地，请参照图2a～2m所示，为本发明实施例提供的低温多晶硅阵列基板的制备方法示意图。如图2a所示，提供一基板201，在所述基板201上依次制备缓冲层202、多晶硅层，经第一道光罩制程后形成多晶硅图案203。
如图2b所示，在所述基板201上依次制备栅绝缘层204、栅极金属层以及一层第一光刻胶206，经过第二道光罩制程后，对所述栅极金属层进行第一次蚀刻形成栅极金属图案205，以所述栅极金属图案205为掩模对所述多晶硅图案203进行N+掺杂，形成所述多晶硅图案203中的重掺杂部2031。所述重掺杂部2031包括形成对应于所述栅极金属图案205两侧的第一重掺杂部与第二重掺杂部，所述第一重掺杂部与所述第二重掺杂部宽度相等。
如图2c所示，再对所述栅极金属层进行第二次蚀刻，形成栅极207，并以所述栅极207为掩模对所述多晶硅图案203进行N-离子掺杂，形成所述多晶硅图案203中的轻掺杂部2032，所述多晶硅图案203对应所述栅极207的相应位置形成多晶硅部2033。所述轻掺杂部2032包括形成于对应所述栅极207两侧的第一轻掺杂部与第二轻掺杂部，所述第一轻掺杂部与所述第二轻掺杂部的宽度相等。所述第一轻掺杂部位于所述第一重掺杂部与所述多晶硅部2033之间，所述第二轻掺杂部位于所述第二重掺杂部与所述多晶硅部2033之间。
如图2d所示，在所述基板201上依次制备间绝缘层208、像素电极层209以及一层第二光刻胶210，采用第三道光罩在不同区域以不同的光透过量进行曝光，其中，在所述第三道光罩的第一部分211与第二部分212的光透过量相近，均为半透光部，第三部分213为完全透光部，第四部分214的光透过量最小，接近于不透光。显影后形成不同厚度的第二光刻胶图案，所述第二光刻胶210优选为正性光刻胶。
如图2e所示，对所述第二光刻胶210进行显影，将对应所述重掺杂部2031的预设位置的所述第二光刻胶210完全去除。形成的所述第二光刻胶图案中对应所述像素电极层209用于制备像素电极的相应区域上方的所述第二光刻胶图案的厚度最厚。
如图2f所示，接着进行第一次湿蚀刻制程，将所述像素电极层209对应所述重掺杂部2031的所述预设位置的相应部分蚀刻掉。该蚀刻掉的部分与所述第二光刻胶210完全蚀刻掉的部分对应。
如图2g所示，再进行干蚀刻制程，将所述间绝缘层208及所述栅绝缘层204对应所述重掺杂部2031的所述预设位置的相应部分蚀刻掉，形成对应源极的源极过孔215与对应漏极的漏极过孔216。
如图2h所示，对所述第二光刻胶210进一步蚀刻，仅保留所述像素电极层209上用于制备像素电极的相应区域上方的所述第二光刻胶210，对所述像素电极层209进行第二次湿蚀刻，去除未被所述第二光刻胶210覆盖的所述像素电极层209的相应部分。如图2i所示，蚀刻后形成图案化的像素电极2091。如图2j所示，再将所述像素电极2091上方的所述第二光刻胶210去除，至此，完成所述第三道光罩制程。
如图2k所示，在上述制作方法之后还包括以下步骤：再制备一层源漏极金属层，进过第四道光罩制程，图案化后在对应所述源极过孔215与所述漏极过孔216处分别形成源极217与漏极218，且所述源极217与所述漏极218连接于所述重掺杂部2031的两端；以及在对应相邻两所述多晶硅图案之间形成触控信号线219，所述触控信号线219与所述源极217及所述漏极218同层且绝缘设置；其中，所述漏极218与所述像素电极2091接触；所述漏极218的一部分也可以制备于所述像素电极2091上，可以增大所述像素电极2091与所述漏极218的接触面积。
如图2l所示，在所述间绝缘层208及所述像素电极2091上制备一层钝化层220，通过第五道光罩制程，在对应所述触控信号线219的相应位置形成第一过孔221。
如图2m所示，在所述钝化层220上制备一层触控电极层，通过第六道光罩制程，形成图案化的触控电极222，且所述触控电极222通过所述第一过孔221与所述触控信号线219接触。所述触控电极222用于接收触控信号，所述触控信号通过所述触控信号线219传输到控制端。优选的，所述像素电极层209与所述触控电极层的材料均为铟锡金属氧化物。
本发明还提供一种采用上述制备方法制备的低温多晶硅阵列基板。
本发明还提供一种采用上述低温多晶硅阵列基板制备的显示面板。
本发明的低温多晶硅阵列基板及其制备方法，通过以栅极作为掩模对多晶硅图案进行掺杂，从而减少了轻掺杂部与重掺杂部的光罩，本发明还通过一道光罩制程，形成源极过孔、漏极过孔、触控信号线以及像素电极，从而做到只用6道光罩完成低温多晶硅阵列基板的制作工艺，相比传统工艺流程进行了极度简化，通过对制程Mask数量的缩减，达到节省Mask成本、运行成本、材料成本和时间成本的目的。而且还在不增加Mask的前提下兼容内触控设计。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。