本发明是有关于一种发光元件，且特别是有关于一种发光二极管。
背景技术
一般而言，发光二极管包括p型半导体层、n型半导体层以及发光层，其中发光层位于p型半导体层与n型半导体层之间。当对发光二极管施加电压时，电子与空穴会于发光层中结合并放出光线。
随着科技的进步，发光二极管的尺寸不断的被缩小。由于发光层在靠近侧壁的部位通常具有较差的发光效率，当发光二极管的尺寸被缩小后，发光效率较差的部分所占的体积比例也随之增加，导致发光二极管的整体发光效率变差。因此，目前亟需一种能解决前述问题的方法。
技术实现要素：
本发明提供一种发光二极管，能改善发光二极管发光效率差的问题。
本发明的至少一实施例提供一种发光二极管，包括n型半导体层、p型半导体层以及发光层。p型半导体层位于n型半导体层上。发光层位于p型半导体层与n型半导体层之间。n型半导体层具有相连的第一区以及第二区。第一区于第一方向上重叠于发光层与p型半导体层。第二区于第一方向上不重叠于发光层与p型半导体层。p型半导体层的片电阻小于n型半导体层的片电阻。
基于上述，本发明至少一实施例中的发光二极管的p型半导体层的片电阻调整为小于n型半导体层的片电阻，藉此能改善发光二极管发光效率差的问题。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
图1a是依照本发明的一实施例的一种发光二极管的上视示意图。
图1b是图1a剖面线a-a’的剖面示意图。
图2a是依照本发明的一实施例的一种发光二极管的上视示意图。
图2b是图2a剖面线b-b’的剖面示意图。
图3a是依照本发明的一实施例的一种发光二极管的上视示意图。
图3b是图3a剖面线c-c’的剖面示意图。
图4a是依照本发明的一实施例的一种发光二极管的上视示意图。
图4b是图4a剖面线d-d’的剖面示意图。
其中，附图标记：
10、20、30、40：发光二极管
100：n型半导体层
110：第一电极
200：发光层
300：p型半导体层
310：第二电极
a-a’、b-b’、c-c’、d-d’：剖面线
b1：第二面
b3：第四面
d1：第一方向
g1：距离
h1、h2、h3、t1、t2、t3、t4：厚度
i：绝缘层
n1、n2：缺角
p1、p2、p3、p4：部分
q1：长度
r1：第一区
r2：第二区
s1、s2、s3、s4：侧壁
t1：第一面
t3：第三面
w1、q2：宽度
x：路径
具体实施方式
下面结合附图对本发明的结构原理和工作原理作具体的描述：
图1a是依照本发明的一实施例的一种发光二极管的剖面示意图。图1b是图1a剖面线a-a’的剖面示意图，为了方便说明，图1a省略绝缘层i。
发光二极管10包括n型半导体层100、p型半导体层300以及发光层200。p型半导体层300位于n型半导体层100上。发光层200位于p型半导体层300与n型半导体层100之间。举例来说，n型半导体层100具有第一面t1与相对于第一面t1的第二面b1，发光层200设置于第一面t1上。p型半导体层300具有第三面t3与相对于第三面t3的第四面b3，第四面b3邻近于发光层200。
在一些实施例中，n型半导体层的厚度h1约为2～4微米。在一些实施例中，发光层200的厚度h2约为1纳米～200纳米。在一些实施例中，p型半导体层300的厚度h3约为0.5～1.5微米。
在本实施例中，发光二极管10为水平式发光二极管。n型半导体层100具有相连的第一区r1以及第二区r2。第一区r1在垂直于第一表面t1的第一方向d1上重叠于发光层200与p型半导体层300。换句话说，发光层200与p型半导体层300依序形成于n型半导体层100的第一区r1上方。值得注意的是，由于n型半导体层100、p型半导体层300以及发光层200的侧壁有可能为斜面，因此部分的第一区r1于第一方向d1上可能不重叠于发光层200和/或p型半导体层300。举例来说，图1b中第一区r1最左侧的倾斜部分不重叠于发光层200及p型半导体层300。在本实施例中，第二区r2于第一方向d1上不重叠于发光层200与p型半导体层300。
在一些实施例中，发光二极管10更包括绝缘层i。绝缘层i覆盖n型半导体层100、发光层200以及p型半导体层300所形成堆叠结构的多个侧壁上，并部分覆盖n型半导体层100的第一面t1且部分覆盖p型半导体层300的部分第三面t3，而未覆盖或露出n型半导体层100的部分第一面t1(亦即第二区r2的上表面)以及p型半导体层300的部分第三面t3。
在一些实施例中，发光二极管10更包括第一电极110以及第二电极310。第一电极110电性连接n型半导体层100且设置于第二区r2的上表面，亦即，第一电极110设置于n型半导体层100的部分第一面t1上。第二电极310电性连接p型半导体层300。第二电极310设置于p型半导体层300的第三面t3上。
矩形半导体层的电阻r可藉由式1计算：
式1r＝(ρ/t)×(l/w)
在式1中，ρ为半导体层的电阻率。w代表半导体层的宽度。l代表半导体层的长度。t代表半导体层的厚度，例如为n型半导体层的厚度h1或p型半导体层300的厚度h3。
半导体层的片电阻rs可藉由式2计算：
式2rs＝(ρ/t)
在一些实施例中，半导体层的宽度w与半导体层的长度l相近，因此半导体层的电阻r等于半导体层的片电阻rs。
在本实施例中，p型半导体层300的片电阻小于n型半导体层100的片电阻。在对发光二极管10施加电压时，电流会趋向于p型半导体层300中流动，并于靠近发光层200的侧壁s1时穿过发光层200，藉此减少电流于片电阻较大的n型半导体层100中的移动路径。举例来说，电流会趋向沿着路径x移动。因此，可以减少电子空穴在靠近发光层200侧壁(例如包括侧壁s2、靠近侧壁s2的部分侧壁s3以及靠近侧壁s2的部分侧壁s4)的非辐射再结合(non-radiativesidewallrecombination)，以提升发光二极管10的整体发光效率。
在一些实施例中，发光二极管10的长度q1为数微米到数百微米，宽度q2为数微米到数百微米。当发光二极管10的尺寸较小时，边缘发光效率差的占比相对较大，因此藉由调整半导体层的电阻率可以更明显的增加发光二极管10的发光效率。
图2a是依照本发明的一实施例的一种发光二极管的剖面示意图。图2b是图2a剖面线b-b’的剖面示意图，为了方便说明，图2a省略绝缘层i。在此必须说明的是，图2a和图2b的实施例沿用图1a和图1b的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。
图2b的发光二极管20与图1b的发光二极管10的主要差异在于：发光二极管20的p型半导体层300具有缺角n2，或具有两种不同厚度。
请参考图2a与图2b，p型半导体层300具有一缺角n2，且缺角邻近于p型半导体层300中最远离第一电极110的侧壁或侧边。在本实施例中，缺角n2邻近于p型半导体层300最远离第一电极110的侧壁或侧边，使得p型半导体层300成为具有两种不同膜厚t3与膜厚t4的阶梯状。举例来说，缺角n1位于第三面t3最远离第一电极110的侧边。在本实施例中，至少部分第二电极310位于缺角n2内。
在一些实施例中，形成缺角n2的方式例如包括感应耦合等离子体离子蚀刻(inductivelycoupledplasmareactiveionetching)，但本发明不以此为限。
在本实施例中，p型半导体层具有相连的第三部分p3以及第四部分p4。第三部分p3于第一方向d1上重叠于缺角n2，第三部分p3具有厚度t3，可避免形成缺角n2时蚀刻到发光层200进而影响发光效率。第三部分p3的厚度t3小于第四部分p4的厚度t4，厚度t3大于零微米至小于等于厚度t4的百分之八十五时较佳，厚度t3在大于厚度t4的百分之十至小于等于厚度t4的百分之八十时，为更佳的范围。由式2可以得知，相同材料及相同掺杂程度时，当半导体层的厚度t越小时，半导体层的片电阻越大。因此，第三部分p3的片电阻大于第四部分p4的片电阻。在本实施例中，n型半导体层100的片电阻大于第三部分p3的片电阻与第四部分p4的片电阻。电流会趋向于流经靠近侧壁s1的发光层200，以减少电流于第三部分p3以及n型半导体层100中的流动路径。藉此可以减少电子空穴在靠近发光层200侧壁(例如包括侧壁s2、靠近侧壁s2的部分侧壁s3以及靠近侧壁s2的部分侧壁s4)的非辐射再结合(non-radiativesidewallrecombination)，以提升发光二极管20的整体发光效率。厚度t3在大于厚度t4的百分之十至小于等于厚度t4的百分之八十时，可达到适度上述的效果，厚度t3愈小时效果愈佳，但若大于厚度t4的百分之十时，更可避免蚀刻到发光层200进而影响发光效率，进而达到较佳的发光效率。
图3a是依照本发明的一实施例的一种发光二极管的剖面示意图。图3b是图3a剖面线c-c’的剖面示意图，为了方便说明，图3a省略绘示了绝缘层i。在此必须说明的是，图3a和图3b的实施例沿用图1a和图1b的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。
图3b的发光二极管30与图1b的发光二极管10的主要差异在于：发光二极管30的n型半导体层100具有缺角n1，或具有两种不同膜厚。
请参考图3a与图3b，在本实施例中，n型半导体层100的第一区r1具有缺角n1，且缺角n1邻近于n型半导体层100最远离第一电极110的侧壁或侧边，使得n型半导体层100成为具有两种不同膜厚t1与膜厚t2的阶梯状。举例来说，缺角n1位于第二面b1最远离第一电极110的侧边，亦即位于远离第二区r2的侧边。
在一些实施例中，形成缺角n1的方式例如包括感应耦合等离子体离子蚀刻(inductivelycoupledplasmareactiveionetching)，但本发明不以此为限。
在本实施例中，n型半导体层具有相连的第一部分p1以及第二部分p2。第一部分p1于第一方向d1上重叠于缺角n1。第一部分p1的厚度t1小于第二部分p2的厚度t2。厚度t1大于零微米至小于等于厚度t2的百分之八十五时较佳，厚度t1在大于厚度t2的百分之三至小于等于厚度t2的百分之八十时，为更佳的范围。由式2可以得知，相同材料及相同掺杂程度时，当半导体层的厚度t越小时，半导体层的片电阻越大。因此，第一部分p1的片电阻大于第二部分p2的片电阻。因此电流会趋向于流经靠近侧壁s1的发光层200，以减少电流于第一部分p1中的流动路径。藉此可以减少电子空穴在靠近发光层200侧壁(例如包括侧壁s2、靠近侧壁s2的部分侧壁s3以及靠近侧壁s2的部分侧壁s4)的非辐射再结合(non-radiativesidewallrecombination)，以提升发光二极管30的整体发光效率。厚度t1在大于厚度t2的百分之三至小于等于厚度t2的百分之八十时，可达到适度的效果，厚度t1愈小时效果愈佳，但若大于厚度t2的百分之三时，更可避免蚀刻到发光层200进而影响发光效率。
图4a是依照本发明的一实施例的一种发光二极管的剖面示意图。图4b是图4a剖面线d-d’的剖面示意图，为了方便说明，图4a省略绝缘层i。在此必须说明的是，图4a和图4b的实施例沿用图2a和图2b的实施例以及图3a和图3b的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。
请参考图4a与图4b，在本实施例中，发光二极管40同时具有缺角n1以及缺角n2。缺角n1与缺角n2于第一方向d1上重叠。
在一些实施例中，第一部分p1的片电阻大于第三部分p3的片电阻。在一些实施例中，第二部分p2的片电阻大于第四部分p4的片电阻。在一些实施例中，第二部分p2的片电阻大于第三部分p3的片电阻。
在本实施例中，第二部分p2沿着第一方向d1投影于第一面t1的面积大于第三部分p3沿着第一方向d1投影于第一面t1的面积与第四部分p4沿着第一方向d1投影于第一面t1的面积。第四部分p4沿着第一方向d1投影于第一面t1的面积与第二部分p2沿着第一方向d1投影于第一面t1的面积具有重叠部分，藉此，电流会趋向于流经靠近侧壁s1的发光层200，以减少电流于部分p1中的流动路径，使得发光二极管40可以维持高的发光面积及效率。在一些实施例中，发光二极管40的电流密度不大于3a/cm2。
在一些实施例中，第二电极310的面积小于发光层200面积的一半，前述的面积例如为垂直投影于第一面t1上的面积，如各上视图所示。在一些实施例中，第二电极310与第一电极110之间的水平最短距离g1为发光层200的宽度w1的一半以上，如图1a所示。藉此，电流于发光二极管10、发光二极管20、发光二极管30或发光二极管40中，可以具有较有效益的流动路径，使发光二极管10、发光二极管20、发光二极管30或发光二极管40能有较高的发光效率。
在一些变化实施例中，发光二极管10、发光二极管20、发光二极管30或发光二极管40可在不脱离本发明的精神和范围内结构相同，但于应用时上下倒置，如作为覆晶式发光二极管使用。更具体地说，发光二极管10、发光二极管20、发光二极管30或发光二极管40可以用第一面t1朝向接收基板的正装方式置于接收基板上，也可以用第三面t3朝向接收基板的倒装方式置于接收基板上。
在一些实施例中，可以藉由调整半导体层的电阻率来控制半导体层的片电阻，例如调整半导体层的材料或掺杂浓度以调整半导体层的电阻率。在一些实施例中，p型半导体层300的材料为砷化镓、氮化镓、氮化铟镓或其他合适材料，n型半导体层100的材料为砷化镓、氮化镓、氮化铟镓或其他合适材料。p型半导体层300的电阻率为ρp，n型半导体层100的电阻率为ρn，其中，ρp≤0.75ρn。在一些实施例中，p型半导体层300的掺杂浓度为n型半导体层100的掺杂浓度的50倍以上。举例来说，p型半导体层300为掺杂浓度5×1016cm-3的砷化镓，n型半导体层100为掺杂浓度1015cm-3的砷化镓，p型半导体层300的电阻率ρp约为0.75ω.cm，n型半导体层100的电阻率ρn约为1ω.cm。在一些实施例中，p型半导体层300的掺质为镁，n型半导体层100的掺质为硅。
综上所述，本发明至少一实施例中的发光二极管的p型半导体层的片电阻调整为小于n型半导体层的片电阻，藉此能改善发光二极管发光效率差的问题。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。