一种零亚阈摆幅零碰撞电离晶体管器件及制造方法与流程

文档序号:17381652发布日期:2019-04-12 23:53阅读:749来源:国知局
一种零亚阈摆幅零碰撞电离晶体管器件及制造方法与流程

本发明涉及的是效应晶体管技术领域,具体涉及一种零亚阈摆幅零碰撞电离晶体管器件及制造方法。



背景技术:

随着器件不断萎缩,传统的鳍式场效应晶体管(finfet)继续萎缩面临严重退化的亚阈值特性、急剧增加的源漏穿通漏电流和栅介质隧穿漏电流。因此更加陡直的亚阈值摆幅(subthresholdswingss)意味着可以得到更低的阈值电压和更低的功耗。而传统的mosfet由于其物理特性的限制,理论最小值为不能低于60mv/dec。隧穿场效应晶体管,由于其源漏不对称性,电子可以通过隧穿机理,可以使ss大大低于60mv/dec。隧穿晶体管通过反向隧穿电流很小,零亚阈摆幅,零碰撞(z2)器件可以实现ss远小于60mv/dec,同时驱动电流得到大幅提高。

综上所述,本发明提出一种兼容亚阈摆幅,零碰撞(z2)电离晶体管器件形成方法,理论上ss=0mv/dec。



技术实现要素:

针对现有技术上存在的不足,本发明目的是在于提供一种零亚阈摆幅零碰撞电离晶体管器件及制造方法,阈值电压和功耗更低,使用h2退火,硅表面钝化,界面缺陷少,可靠性高。

为了实现上述目的,本发明是通过如下的技术方案来实现:一种零亚阈摆幅零碰撞电离晶体管器件,包括硅衬底、氧化物、浅槽隔离(sti)、浅槽隔离(sti)、轻掺杂漏区(ldd),硅衬底上设置有氧化物和浅槽隔离(sti),氧化物上方设置有轻掺杂漏区(ldd),轻掺杂漏区(ldd)两侧分别设置有p+和n+,轻掺杂漏区(ldd)内部设置有金属钨,金属钨内设置有功能函数层,功能函数层内有介质层和负电容。

一种零亚阈摆幅零碰撞电离晶体管器件的制作方法,包括以下步骤:

1、采用200mm硅晶圆;

2、采用“侧墙图形转移”(sit)技术实现鳍状结构;

3、具有凹槽的鳍状结构刻蚀;

4、绝缘隔离鳍体(fin)制作;

5、假栅制作;

6、侧墙&源漏极形成;

7、掩膜层lp(低压化学气相沉积)si3n4沉积;

8、化学机械平坦化(cmp)工艺&去除假栅堆叠;

9、两种技术实现nw;

10、原子沉积工艺(ald)形成高k栅堆叠;

11、源漏接触&金属pad形成工艺。

所述的步骤4包括具体包括:(a)刻蚀fin;(b)氧化。

所述的步骤9包括fin尾巴释放和nw圆化和收缩;所述的nw圆化和收缩包括nw氧化形成和nw由h2退火形成。

所述的fin刻蚀采用各向同性和各项异形刻蚀,形成带有凹槽的fin,然后通过一步氧化形成隔离的fin。(注:浅槽隔离(sti),硬掩膜(hm))

所述的步骤9具体是用湿法刻蚀工艺稀氢氟酸(dhf)释放fin尾巴,然后在在减压环境氢气退火(h2baking:例如825℃2分钟),形成圆形纳米线。

本发明具有以下有益效果:

1、远低于60mv/dec,阈值电压和功耗更低。

2、只有沟道形成纳米线,源漏维持原来形状,寄生电阻小;

3、使用h2退火,硅表面钝化,界面缺陷少,可靠性高。

附图说明

下面结合附图和具体实施方式来详细说明本发明;

图1为本发明的绝缘隔离鳍体(fin)制作流程图;

图2为本发明的介质隔离fin形成方法示意图;

图3为本发明的沟道后栅纳米线形成方法示意图;

图4为本发明的z2fet结构示意图。

具体实施方式

为使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解,下面结合具体实施方式,进一步阐述本发明。

参照图1-4,本具体实施方式采用以下技术方案:一种零亚阈摆幅零碰撞电离晶体管器件,包括硅衬底、氧化物、浅槽隔离(sti)、浅槽隔离(sti)、轻掺杂漏区(ldd),硅衬底上设置有氧化物和浅槽隔离(sti),氧化物上方设置有轻掺杂漏区(ldd),轻掺杂漏区(ldd)两侧分别设置有p+和n+,轻掺杂漏区(ldd)内部设置有金属钨wu,金属钨wu内设置有功能函数层(n:aldtial,p:aldtin),功能函数层内有介质层hfzro和负电容hfsio。

一种零亚阈摆幅零碰撞电离晶体管器件的制作方法,包括以下步骤:

1、采用200mm硅晶圆;

2、采用“侧墙图形转移”(sit)技术实现鳍状结构;

3、具有凹槽的鳍状结构刻蚀;

4、绝缘隔离鳍体(fin)制作:(a)刻蚀fin;(b)氧化;

5、假栅制作;

6、侧墙&源漏极形成;

7、掩膜层lp(低压化学气相沉积)si3n4沉积;

8、化学机械平坦化(cmp)工艺&去除假栅堆叠;

9、两种技术实现nw:

9-1、fin尾巴释放;

9-2、nw圆化和收缩;

9-21、nw氧化形成;

9-22、nw由h2退火形成;

10、原子沉积工艺(ald)形成高k栅堆叠;

11、源漏接触&金属pad形成工艺。

所述的fin刻蚀采用各向同性和各项异形刻蚀,形成带有凹槽的fin,然后通过一步氧化形成隔离的fin。(注:浅槽隔离(sti),硬掩膜(hm))

所述的步骤9具体是用湿法刻蚀工艺稀氢氟酸(dhf)释放fin尾巴,然后在在减压环境氢气退火(h2baking:例如825℃2分钟),形成圆形纳米线。

本具体实施方式的轻掺杂漏区(ldd)(p或者n型低掺杂),功函数层(n:aldtial,p:aldtin);介质层的材料&负电容材料(hfzro,hfsio),本具体实施方式的晶体管器件ss远低于60mv/dec,阈值电压和功耗更低。只有沟道形成纳米线,源漏维持原来形状,寄生电阻小;使用h2退火,硅表面钝化,界面缺陷少,可靠性高

以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解,本发明不受上述实施例的限制,上述实施例和说明书中描述的只是说明本发明的原理,在不脱离本发明精神和范围的前提下,本发明还会有各种变化和改进,这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。



技术特征:

技术总结
本发明公开了一种零亚阈摆幅零碰撞电离晶体管器件及制造方法,它涉及效应晶体管技术领域。包括硅衬底、氧化物、浅槽隔离、浅槽隔离、轻掺杂漏区,硅衬底上设置有氧化物和浅槽隔离,氧化物上方设置有轻掺杂漏区,轻掺杂漏区两侧分别设置有P+和N+,轻掺杂漏区内部设置有金属钨,金属钨内设置有功能函数层,功能函数层内有介质层和负电容。本发明阈值电压和功耗更低,使用H2退火,硅表面钝化,界面缺陷少,可靠性高。

技术研发人员:周章渝;张青竹;王待强;陈雨青
受保护的技术使用者:贵阳学院
技术研发日:2018.12.06
技术公布日:2019.04.12
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1