半导体器件及其制造方法与流程

本发明涉及半导体器件技术领域，尤其是涉及一种新的半导体器件及其制造方法。

背景技术：

在现有的半导体器件中，b(硼，三族元素)元素作为主要的受主杂质用于形成半导体器件或者电路中的pn结，形成的半导体器件或电路具有相应的功能。但由于受主杂质b的扩散速度较慢，导致结深较深的pn结需要较多的扩散时间，增加工艺成本。

技术实现要素：

本发明实施例提供一种半导体器件及其制造方法能够缩短制造工序的时间和减少工艺成本。

针对上述问题，根据本发明实施例提供一种半导体器件，包括：电极层；半导体层，与电极层层叠设置，半导体层包括相接触设置的n型区和p型区，n型区和p型区的接触面形成pn结；其中，p型区包括含有氟化铝分解的受主杂质。

根据本发明一个方面，氟化铝呈粉末状。

根据本发明一个方面，氟化铝在p型区分解铝离子，铝离子在半导体层中的浓度范围是1×e¹³cm^-3～1×e²⁰cm^-3。

根据本发明一个方面，半导体层在第一方向上具有相对的第一表面和第二表面，p型区由第一表面向第二表面方向延伸预定距离形成，预定距离为0μm～500μm且不包含0的端点。

根据本发明一个方面，预定距离为100μm～200μm。

根据本发明一个方面，预定距离大于200μm，在p型区内距离第一表面相距100μm～200μm的厚度范围内铝离子的浓度范围是1×e¹³cm^-3～1×e¹⁶cm^-3。

根据本发明一个方面，受主杂质在p型区内的掺杂浓度随掺杂深度平滑递减。

根据本发明一个方面，半导体器件为二极管或三极管或mos管或晶闸管。

本发明另一个方面提供一种半导体器件的制造方法，包括：将受主杂质源与n型硅片共同放入石英管中；将容纳有受主杂质源和n型硅片的石英管密闭并真空处理；将真空和密闭状态下的石英管放入高温扩散炉中；受主杂质在高温扩散炉中气化向n型硅片进行扩散，形成包含受主杂质的p型区。

根据本发明一个方面，受主杂质在所述高温扩散炉中气化向所述n型硅片进行扩散，形成包含所述受主杂质的p型区，包括：以氟化铝作为受主杂质源，形成包含所述受主杂质浓度为1×e¹³cm^-3～1×e²⁰cm^-3的p型区的工序。

本发明实施例提供的半导体器件中掺杂的有较深的受主杂质结深，且受主杂质的原料为氟化铝。在采用气化工艺的条件下，氟化铝作为受主杂质原料时能在n型衬底上具有较高的扩散速率，从而使得在较短的工艺扩散时间内就能够获得获得较深的pn结深，降低工艺成本，同时氟化铝作为受主杂质原料时形成的半导体器件在高压条件下，该半导体器件内部电场更加均匀，进而使半导体器件具有更高的击穿电压。

附图说明

下面将对本发明实施例中所需要使用的附图作简单的介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一个实施例的半导体器件的整体结构示意图；

图2是在相同工艺条件下，本发明一个实施例的半导体器件与b元素或纯al元素气化后作为受主杂质扩散源形成的半导体器件的对比图；

图3是本发明的一个实施例与b元素或纯铝元素在完全相同的工艺条件下扩散形成的受主杂质的掺杂浓度-扩散结深坐标对比图。

图4是本发明一个实施例的二极管的整体结构示意图；

图5是本发明另一个实施例的三极管的整体结构示意图；

图6是本发明另一个实施例的mos管的整体结构示意图；

图7是本发明另一个实施例的晶闸管的整体结构示意图；

图8是本发明一个实施例的半导体器件制造方法800的流程图。

标记说明：

其中：

100-电极层；200-半导体层；210-n型区；220-p型区；230-第一表面；240-第二表面；

10-二极管；11-阳极金属电极；12-第一oxide层；13-第一阳极p+掺杂层；14-n-型衬底；15-阴极n+掺杂层；16-阴极金属电极；

20-三极管；21-n发射区；22-第一p基区；23-n集电区；24-集电极；25-基极；26-发射集；

30-mos管；31-第一电极层；32-n+型衬底；33-第一n-型漂移区；34-源极结构；341-第二p基区；342-第一n+掺杂区；35-第二电极层；351-源电极；352-栅极；353-氧化层；

40-晶闸管；41-第三电极层；411-门极；412-阴极；42-第二n+掺杂区；43-第三p基区；44-第二n-型漂移区；45-第二阳极p+掺杂层；46-阳极；47-第二oxide层。

具体实施方式

下面将详细描述本发明的各个方面的特征和示例性实施例，为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本发明进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本发明，用于示例性的说明本发明的原理，并不被配置为限定本发明。另外，附图中的机构件不一定是按照比例绘制的。例如，可能对于其他结构件或区域而放大了附图中的一些结构件或区域的尺寸，以帮助对本发明实施例的理解。

下述描述中出现的方位词均为图中示出的方向，并不是对本发明实施例的具体结构进行限定。在本发明的描述中，需要说明的是，除非另有说明，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可视具体情况理解上述术语在本发明中的具体含义。

此外术语“包括”、“包含”“具有”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素结构件或组件不仅包括那些要素，而且还包括没有明确列出或固有的属于结构件、组件上的其他机构件。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括要素的物品或者设备中还存在另外的相同要素。对于本领域技术人员来说，本发明可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本发明的示例来提供对本发明更好的理解。

下面将详细描述本发明的各个方面的特征和示例性实施例。此外，下文中所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。下述描述中出现的方位词均为图中示出的方向，并不是对本发明实施例具体结构进行限定。

图1是根据本发明的一个实施例的半导体器件的整体结构示意图。如图1所示，本实施例提供的半导体器件包括电极层100和半导体层200，半导体层200与电极层100层叠设置，半导体层200包括相接触设置的n型区210和p型区220，n型层210和p型区220的接触面形成pn结；其中，p型区220包括含有氟化铝(aluminiumfluoride，alf3)分解的受主杂质。

氟化铝呈粉末状，粉末状的氟化铝在气化后作为受主杂质扩散源在n型衬底上扩散形成包含受主杂质的p型区220。粉末状的受主杂质能够有效缩短气化时间并提高受主杂质在n型衬底上的的扩散速率。

氟化铝在气化后能分解受主杂质铝(al)离子，al离子在n型衬底上进行扩散，在本发明实施例中，al离子在n型衬底中的浓度范围是1×e¹³cm^-3～1×e²⁰cm^-3。

半导体层200在第一方向上具有相对的第一表面230和第二表面240，p型区220由第一表面230向第二表面240方向延伸预定距离形成，预定距离为0μm～500μm且不包含0的端点。进一步的，本实施例中预定距离为100μm～200μm，可以理解的是，预定距离是由受主杂质在n型衬底上进行扩散形成的结深，当受主杂质的原料为alf3时能够提高受主杂质在n型衬底上的扩散结深。

请参阅图2，图2是在相同工艺条件下，本发明一个实施例的半导体器件与b元素或纯铝al元素气化后作为受主杂质扩散源形成的半导体器件的对比图。虚线m1表示相同工艺条件下b元素形成的p型区形貌或者纯al元素气化后作为受主杂质扩散源形成的p型区形貌，实线m2表示相同工艺条件下alf3原料气化后作为受主杂质扩散源扩散形成的p型区形貌。需要理解的是，相同工艺条件表示扩散b元素或者纯al或者alf3时必须是相同的受主杂质剂量、相同的扩散温度和相同的扩散时间等。

在相同的工艺条件下，采用alf3原料作为pn结的受主杂质来源在n型衬底上扩散形成的扩散结深h1大于采用b原料或纯al元素气化后作为受主杂质来源在n型衬底上扩散形成的扩散结深h2，进而得到当采用alf3原料作为pn结的受主杂质来源能够有效提高受主杂质在半导体材料中的扩散速率。

本发明实施例一方面，受主杂质在向n型衬底扩散过程中会形成具有一定曲率半径的p型区220形貌，如图1中a点处所示。在高压条件下，p型区220曲率半径越大，半导体器件内部电场越均匀，半导体器件具有的击穿电压更高。

如图2所示，在工艺条件相同的条件下，采用alf3原料作为pn结的受主杂质来源形成的p型区220在a点处的曲率半径ρ1大于采用b原料或纯al气化后作为pn结的受主杂质来源形成的p型区在a’点处的曲率半径ρ2，从而得到本发明实施例中的半导体器件内部电场更加均匀且具有更高的击穿电压。

如图3所示，虚线n1表示相同工艺条件下b元素或纯al元素气化后作为受主杂质来源在n型衬底上扩散后的掺杂浓度-扩散结深坐标图，实线n2表示相同工艺条件下alf3气化后作为受主杂质来源在n型衬底上扩散后的掺杂浓度-扩散结深坐标图。从图中可以看出采用alf3原料气化后作为受主杂质原料在n型衬底上扩散时的扩散结深较b元素或纯al元素气化后作为受主杂质扩散源形成的扩散结深更深。需要理解的是，相同工艺条件表示扩散b元素或者纯al或者alf3必须是相同的受主杂质剂量、相同的扩散温度和相同的扩散时间等。

进一步的，图3中示出alf3气化后作为受主杂质原料在n-型衬底内的掺杂浓度随掺杂深度平滑递减。采用alf3原料作为受主杂质来源形成的半导体器件中受主杂质浓度更低。

根据本发明的一方面，预定距离大于200μm，在p型区220内与第一表面230相距100μm～200μm的厚度范围内受主杂质铝离子的浓度范围是1×e¹³cm^-3～1×e¹⁶cm^-3。

根据pn结注入效率公式γ＝1-re/rb，其中，rb是n-高阻区方块电阻，re是p+阳极区方块电阻，γ是p+阳极区到n-高阻区的注入效率，由上述pn结注入效率公式可知，当rb相同时，re越大，注入效率γ越低。在工艺条件相同的条件下，由于alf3原料作为受主杂质的来源比采用b元素或纯al元素气化后作为受主杂质的扩散源在n型衬底上扩散的结深更深，受主杂质的浓度更低，因此采用alf3原料作为受主杂质的来源得到的re更高，进而得到采用alf3原料气化后作为受主杂质扩散源具有更低的pn结注入效率。

进一步的，在半导体器件中，在工艺条件相同的条件下，当pn结注入效率越低，受主杂质注入到n型衬底中的p型载流子浓度越少进而能够有效降低关断损耗。

根据本发明的实施例，受主杂质在p型区内的掺杂浓度随掺杂深度平滑递减形成缓变的受主杂质浓度梯度，在同一梯度上的al离子均匀分布。

根据本发明的实施例，半导体器件为二极管10或三极管20或mos管30或晶闸管40。可以理解的是，本发明中的半导体器件还可以为igbt等半导体器件。

在本发明的一个实施例中，半导体器件为二极管10。本发明实施例中，以半导体器件为p+n-n+二极管10的结构为例进行说明。请参阅图4对本实施例中p+n-n+二极管10的整体结构进行说明。

二极管10包括有n-型衬底14，第一阳极p+掺杂层13、阴极n+掺杂层15、第一oxide层12、阳极金属电极11和阴极金属电极16，阳极金属电极11、第一阳极p+掺杂层13、n-型衬底14、阴极n+掺杂层15和阴极金属电极16依次层叠设置且相邻两个层之间相接触，阳极金属电极11与第一oxide层12间隔设置。其中，阳极金属电极11与第一阳极p+掺杂层13对应并连接设置，第一oxide层12对应并连接第一阳极p+掺杂层13和n-型衬底14设置，第一阳极p+掺杂层13中包含有氟化铝分解的受主杂质al离子，al离子浓度在第一阳极p+掺杂层13的深度方向上递减形成缓变的受主杂质浓度梯度，同一梯度的第一阳极p+掺杂层13中的al离子均匀分布。

其中，第一阳极p+掺杂层13中虚线p1表示相同工艺条件下b元素形成的p型区域形貌或者纯al元素气化后作为受主杂质扩散源形成的p型区域形貌，第一阳极p+掺杂层13中实线p2表示相同工艺条件下alf3气化后作为受主杂质扩散源扩散形成的p型区域形貌。此处的相同工艺条件表示扩散b元素或者纯al或者alf3必须是相同的受主杂质剂量和相同的扩散温度和相同的扩散时间等。

如图4所示，在工艺条件相同的条件下，采用alf3原料作为pn结的受主杂质来源形成的扩散结深h3大于采用b原料作为受主杂质来源形成的扩散结深h4，得到当采用alf3原料作为pn结的受主杂质来源能够有效提高受主杂质在半导体材料中的扩散速率。受主杂质在n-型衬底14内的掺杂浓度随掺杂深度平滑递减。采用alf3原料作为受主杂质来源形成的半导体器件中受主杂质浓度更低。进一步的，采用alf3原料作为pn结的受主杂质来源形成的p型区域在c点处的曲率半径ρ3大于采用b原料或纯al气化后作为pn结的受主杂质来源形成的p型区域在c’点处的曲率半径ρ4，因此，本实施例中的二极管10能够得到更高的击穿电压。

进一步的，在p+n-n+二极管10中，在工艺条件相同的条件下，当pn结注入效率越低，受主杂质注入到n-型衬底14中的p型载流子浓度越少进而能够有效降低关断损耗。

在本发明的另一个实施例中，半导体器件为三极管20。本发明实施例中，以半导体器件为npn型三级管20的结构为例进行说明。请参阅图5对本实施例中三极管20的整体结构进行说明。

三极管20包括有n集电区23、第一p基区22、n发射区21、基极25、集电极24和发射集26，n集电区23、第一p基区22和n发射区21沿竖直方向依次层叠设置且相邻两个层之间相接触，n集电区23环绕第一p基区22设置，第一p基区22环绕n发射区21设置，发射集26对应n发射区21设置，基极25对应第一p基区22设置，集电极24对应n集电区23设置，其中在第一p基区22中包含有氟化铝分解的受主杂质al离子，al离子浓度在第一p基区22的深度方向上递减形成缓变的受主杂质浓度梯度，同一梯度的第一p基区22中的al离子均匀分布。

在本发明的另一个实施例中，半导体器件为mos管30。本发明实施例中，以半导体器件为平面mosfet的结构为例进行说明。请参阅图6对本实施例中mos管30的整体结构进行说明。

图6为平面mosfet结构剖面图，包括依次层叠设置的第一电极层31、n+型衬底32、第一n-型漂移区33、源极结构34及第二电极层35；源极结构34包括相互独立的第一n+掺杂区342，以及环绕每个第一n+掺杂区342设置的第二p基区341，相邻的第二p基区341通过第一n-型漂移区33间隔。

第二电极层35包括源电极351及栅极352，源电极351对应并连接第一n+掺杂区342及第二p基区341设置，栅极352对应第一n+掺杂区342、第二p基区341以及第二p基区341之间的第一n-型漂移区33设置，且栅极352与第一n-型漂移区33及源极结构34之间通过氧化层353连接，氧化层353对应并连接第一n+掺杂区342及第一n+掺杂区342之间的第一n-型漂移区33，其中，第二p基区341中包含有氟化铝分解的受主杂质al离子，al离子浓度在第二p基区341的深度方向上递减形成缓变的受主杂质浓度梯度，同一梯度的第二p基区341中的al离子均匀分布。

在本发明的另一个实施例中，半导体器件为晶闸管40。请参阅图7对本实施例中晶闸管40的整体结构进行说明。

图7为晶闸管40的整体结构剖面图，晶闸管40包括依次层叠设置的阳极46、第二阳极p+掺杂层45、第二n-型漂移区44、第三p基区43、第二n+掺杂区42和第三电极层41，其中，第三p基区43环绕每个第二n+掺杂区42设置，第三电极层41包括门极411和阴极412，门极411对应第三p基区43设置，阴极412对应并连接第二n+掺杂区42、第二n+掺杂区42之间的第三p基区43，晶闸管40还包括第二oxide层47，第二oxide层47对应第三p基区43和第二n-型漂移区44设置。其中，第三p基区43中包含有氟化铝分解的受主杂质al离子，al离子浓度在第三p基区43的深度方向上递减形成缓变的受主杂质浓度梯度，同一梯度的第三p基区43中的al离子均匀分布。

本发明的另一方面，提供一种半导体器件的制造方法800。为了更好的理解本发明，下面结合图8对本发明一实施例的半导体器件的制造方法进行详细说明，图8示出本发明一实施例的半导体器件的制造方法的流程图。

具体的，在前期的氧化、涂胶、显影、光刻以及刻蚀完成之后，将氟化铝粉末作为受主杂质的来源，将受主杂质掺杂到n型衬底上形成包含受主杂质的p型区。

如图8所示，本发明实施例中半导体器件的制造方法800包括以下步骤：

s810，将受主杂质源与n型硅片共同放入石英管中。

s820，将容纳有受主杂质源和n型硅片的石英管密闭并真空处理。

s830，将真空和密闭状态下的石英管放入高温扩散炉中。

s840，受主杂质在高温扩散炉中向n型硅片进行扩散，形成包含受主杂质的p型区。

进一步的，在s840步骤中包括以氟化铝作为受主杂质源，形成包含受主杂质浓度为1×e¹³cm^-3～1×e²⁰cm^-3的p型区的工序。

应理解，术语“第一”、“第二”、等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。需要理解，如此使用的术语在适当的情况下是可以互换的，以使本文所描述的发明中的实施例，例如，能够按照除了本文说明的或其他方式描述的那些顺次而工作或排列。

本发明可以以其他的具体形式实现，而不脱离其精神和本质特征。因此，当前的实施例在所有方面都被看作是示例性的而非限定性的，本发明的范围由所附权利要求而非上述描述定义，并且，落入权利要求的含义和等同物的范围内的全部改变从而都被包括在本发明的范围之中。并且，在不同实施例中出现的不同技术特征可以进行组合，以取得有益效果。本领域技术人员在研究附图、说明书及权利要求书的基础上，应能理解并实现所揭示的实施例的其他变化的实施例。