技术总结
本实用新型公开了一种集成LDMOS的JFET器件，涉及半导体技术领域，该JFET器件中LDMOS和JFET共用的漂移区形成于P型衬底中的N型深阱中，LDMOS和JFET共用的漏区由N型深阱表面的N型重掺杂区形成，LDMOS的沟道区形成于N型深阱中的P型阱区中、源区和体区分别由该P型阱区表面的两个重掺杂区形成；JFET的沟道区形成于P型衬底中的P型阱区中、源区和体区分别由N型深阱和该P型阱区表面的两个重掺杂区形成；本申请将超高压LDMOS直接集成到了超高压JFET当中，通过两种晶体管的集成，总面积相比较两种晶体管的面积和大幅减小，提高了芯片集成度，降低了电路设计难度和制造成本，两种晶体管的融合还能够提升器件之间的兼容性，提升芯片的可靠性。
技术研发人员：范捷;万立宏;王绍荣
受保护的技术使用者：江苏丽隽功率半导体有限公司
技术研发日：2018.08.31
技术公布日：2019.04.09