半导体器件的制作方法

相关申请的交叉引用

本申请要求向韩国知识产权局(kipo)于2018年9月20日递交的韩国专利申请no.10-2018-0112646和于2019年4月19日递交的韩国专利申请no.10-2019-0046365的优先权，其全部内容通过引用合并于此。

示例实施例提供了具有改进特性的半导体器件。

背景技术：

可以形成finfet以改善半导体器件的集成。在形成finfet的工艺中，可以在衬底上形成有源鳍，可以部分地去除有源鳍以形成沟槽，并且可以形成隔离图案以填充沟槽。然而，如果隔离图案无法完全填充沟槽，则在隔离图案中或在隔离图案下方可能出现空隙，从而可能使隔离图案的绝缘性质劣化。

技术实现要素：

根据示例实施例，提供了一种半导体器件。半导体器件可以包括：在衬底上的有源鳍；在所述衬底上的第一隔离图案，所述第一隔离图案覆盖所述每个有源鳍的下侧壁；第三隔离图案，所述第三隔离图案包括上部和下部，所述上部延伸穿过所述第一隔离图案，所述下部延伸穿过所述衬底的上部，与所述第三隔离图案的上部接触，并且具有下表面，所述下表面的宽度大于所述下部的上表面的宽度；以及第二隔离图案，在所述第三隔离图案下方延伸穿过所述衬底的上部，与所述第三隔离图案接触，并且具有圆形下表面。

根据示例实施例，提供了一种半导体器件。半导体器件可以包括：在所述衬底上的有源鳍；在所述衬底上的第一隔离图案，所述第一隔离图案覆盖所述每个有源鳍的下侧壁；第三隔离图案，延伸穿过所述第一隔离图案；以及第二隔离图案，具有圆形形状或椭圆形形状的横截面，所述第二隔离图案包括上部和下部，所述上部延伸穿过所述第一隔离图案的一部分且在所述第三隔离图案下方，所述上部与所述第三隔离图案接触，所述下部延伸穿过所述衬底的上部，所述下部与所述第二隔离图案的上部接触。

根据示例实施例，提供了一种半导体器件。半导体器件可以包括：在所述衬底上的有源鳍；在所述衬底上的第一隔离图案，所述第一隔离图案覆盖每个有源鳍的下侧壁；第三隔离图案，包括延伸穿过所述第一隔离图案的上部以及延伸穿过所述衬底的上部的下部，所述下部的下表面的宽度大于所述下部的上表面的宽度；第二隔离图案，在所述第三隔离图案下方延伸穿过所述衬底的上部，与所述第三隔离图案接触，并且具有圆形下表面；栅结构，位于所述有源鳍上；以及源极/漏极层，与所述栅结构相邻地位于所述衬底上。

根据示例实施例的半导体器件可以包括其中没有或无一个或多个空隙的隔离结构。因此，可以改善隔离结构的绝缘性质，并且包括隔离结构的半导体器件可以具有改善的电特性。

附图说明

图1至图13是示出根据示例实施例的形成隔离结构的方法的平面图和横截面图。

图14至图16是示出根据示例实施例的隔离结构的横截面图。

图17至图26是示出根据示例实施例的制造半导体器件的方法的横截面图。

具体实施方式

在下文中将参考附图更全面地描述根据本公开实施例的半导体器件。

在下文中，在基本与衬底的上表面平行的水平方向中彼此交叉的两个方向分别被定义为第一方向和第二方向。在示例实施例中，第一方向和第二方向可以基本上彼此正交。

图1至图9是示出根据示例实施例的形成隔离结构的方法的平面图和横截面图。具体地，图1和图4是平面图，并且图2至图3和图5至图9分别是沿对应平面图的线a-a′截取的横截面图。

参考图1和图2，有源鳍105可以形成在衬底100上。

衬底100可以包括半导体材料(例如硅、锗、硅锗等)或iii-v组化合物(例如gap、gaas、gasb等)。在一些实施例中，衬底100可以是绝缘体上硅(soi)衬底或者绝缘体上锗(goi)衬底。

可以通过以下步骤来形成有源鳍105：在衬底100上形成第一蚀刻掩模120，并使用第一蚀刻掩模120执行第一蚀刻工艺以去除衬底100的上部。在示例实施例中，有源鳍105可以在第一方向上延伸，并且多个有源鳍105可以形成为沿着第二方向彼此间隔开。在衬底100上的有源鳍105之间沿第二方向形成的空间可以被称为第一凹部115。

第一蚀刻掩模120可以包括氮化物，例如氮化硅。本文使用的术语第一、第二、第三等仅是为了区分或区别一个元件与另一元件。

参考图3，可以在衬底100上形成第一隔离图案130以填充第一凹部115。应当理解，“填充”(或“覆盖”)另一元件的图案或元件可以部分或完全填充(或可以部分或完全覆盖)另一元件。类似地，延伸“穿过”另一元件的图案或元件可以部分地或完全地延伸穿过另一元件。

可以通过以下步骤来形成第一隔离图案130：在衬底100上将第一隔离层形成为在有源鳍105和第一蚀刻掩模120上延伸或覆盖有源鳍105和第一蚀刻掩模120，并且平坦化第一隔离层直到第一蚀刻掩模120的上表面可以被暴露。在示例实施例中，平坦化工艺可以通过例如化学机械抛光(cmp)工艺和/或回蚀工艺来执行。

第一隔离图案130可以包括电绝缘材料，例如氧化物(例如氧化硅)。

参考图4和图5，在第一蚀刻掩模120的上表面和第一隔离图案130的上表面上形成第二蚀刻掩模140之后，通过使用第二蚀刻掩模140执行第二蚀刻工艺可以蚀刻一个或多个有源鳍105、一个或多个有源鳍105的上表面上的第一蚀刻掩模120和在第二方向上与第一蚀刻掩模120相邻的第一隔离图案130的一部分，因此可以形成第一开口150以暴露衬底100的上表面的一部分。

取决于第二蚀刻工艺的特性，第一开口150的侧壁可以具有相对于衬底100的上表面倾斜(例如，以非正交角度)的斜率。备选地，第一开口150的侧壁可以具有与衬底100的上表面基本垂直或正交的斜率。

图5示出了在一个第一开口150沿第二方向的每个相对侧设置三个有源鳍105，然而，本发明构思可以不限于此。也就是说，可以在第一开口150的相对侧设置更少或更多(并且不一定相等数量)的有源鳍105。

参考图6，可以通过使用第二蚀刻掩模140执行第三蚀刻工艺来去除衬底100的暴露部分，因此连接到第一开口150的沟槽160可以形成在衬底100的上部处。在下文中，第一开口150和与其连接的沟槽160可以一起被称为或共同限定沟槽结构170。

在示例实施例中，第二蚀刻工艺和第三蚀刻工艺可以通过干法蚀刻工艺来执行。然而，可以以比第二蚀刻工艺低的电压执行第三蚀刻工艺，使得第三蚀刻工艺可以具有各向同性蚀刻特性。也就是说，通过第三蚀刻工艺形成的沟槽160可以具有圆形形状或椭圆形形状。

在示例实施例中，沟槽160的侧壁可以相对于衬底100的上表面具有变化的斜率，因此沟槽在第二方向上的宽度可以根据其高度而变化。在一个实施例中，沟槽160的宽度可以从上部到中央部分增加，并且可以从中央部分到下部减小。因此，沟槽160的中央部分在第二方向上的宽度可以大于第一开口150的下表面(例如，第一开口150与衬底相邻的部分)的宽度。

可以在第三蚀刻工艺期间去除第二蚀刻掩模140，或者如果第二蚀刻掩模140的一部分保留，则可以通过执行附加工艺(例如，灰化工艺和/或剥离工艺)来去除第二蚀刻掩模140。

参考图7和图8，可以形成第二隔离图案180以填充沟槽160的一部分，并且可以形成第三隔离图案190以填充沟槽160的剩余部分。

在示例实施例中，通过执行选择性沉积工艺，第二隔离图案180可以既不形成在第一蚀刻掩模120上也不形成在第一隔离图案130上，第二隔离图案180可以分别包括氮化物和氧化物，但是第二隔离图案180可以仅形成在衬底100(其可以包括硅)由沟槽160暴露的部分上。也就是说，由于选择性沉积工艺，第一隔离图案130可以不与第二隔离图案180接触。例如，第一隔离图案130的侧壁可以没有在其上的第二隔离图案180。在一个实施例中，第二隔离图案180可以形成为填充沟槽160的中央部分和下部，并且还可以形成在由沟槽160暴露的衬底100的一部分(即，设置在衬底100的上部上的沟槽160的暴露侧壁)上。

第二隔离图案180在沟槽160的暴露侧壁上的部分可以具有从顶到底增加的厚度，并且第二隔离图案180的该部分的外侧壁可以具有不垂直于衬底100的上表面的变动的斜率。然而，本发明构思可以不限于此，第二隔离图案180在沟槽160的暴露侧壁上的部分可以由从顶到底恒定厚度的薄膜形状形成，并且第二隔离图案180的该部分的外侧壁可以具有到衬底100的上表面的不变动的竖直斜率。

第二隔离图案180可以包括电绝缘材料，例如氮化物(例如氮化硅)或氧化物(例如氧化硅)。

第三隔离图案190可以形成在第二隔离图案180上以填充沟槽结构170的剩余部分。

可以通过以下步骤来形成第三隔离图案190：执行诸如化学气相沉积(cvd)工艺、原子层沉积(ald)工艺等工艺以在第二隔离图案180、第一隔离图案130和第一蚀刻掩模120上形成第三隔离层，并且平坦化第三隔离层直到第一隔离图案130和第一蚀刻掩模120的上表面可以被暴露。

第三隔离图案190可以包括电绝缘材料，例如氧化物(例如氧化硅)。因此，当第二隔离图案180包括氧化物时，第二隔离图案180和第三隔离图案190可以彼此合并。在一些实施例中，第二隔离图案180和第三隔离图案190可以一起与第一隔离图案130合并。在其他实施例中，第一隔离图案130、第二隔离图案180和/或第三隔离图案190可以包括不同的电绝缘材料。

在沟槽结构170中顺序堆叠且彼此接触的第二隔离图案180和第三隔离图案190可以一起形成或可以共同限定隔离结构200。在示例实施例中，隔离结构200可以在第一方向上延伸，并且多个隔离结构200可以形成为沿第二方向彼此间隔开。

图9至图12是示出根据示例实施例的隔离图案的形状的横截面图。

除了形状之外，隔离图案与图7和图8中的隔离图案基本相同或相似。因此，相同的附图标记表示相同的元件，并且为了简洁起见，在此省略其详细描述。

参考图9和图10，当通过执行选择性沉积工艺来形成第二隔离图案180时，第二隔离图案180不仅可以形成在衬底100由沟槽160暴露的部分上，而且还可以形成在第一隔离图案130的暴露侧壁上。也就是说，第二隔离图案可以由薄膜形状形成以覆盖第一开口150的侧壁，可以形成为填充沟槽160的中央部分和下部，以及也可以形成在沟槽160的暴露侧壁上。在这种情况下，第二隔离图案180可以形成为覆盖第一开口150和沟槽160的所有侧壁。

在一个实施例中，第二隔离图案180在第一开口150的侧壁上的部分可以具有不垂直于衬底100的上表面的恒定斜率，并且第二隔离图案180在沟槽160的暴露侧壁上的部分可以具有不垂直于衬底100的上表面的变动的斜率。

第三隔离图案190可以形成在第二隔离图案上以填充沟槽结构170的剩余部分。

参考图11和图12，当通过执行选择性沉积工艺来形成第二隔离图案180时，第二隔离图案180可以形成为填充沟槽160的中央部分和下部，而可以不形成在沟槽160的暴露侧壁上。

在这种情况下，第二隔离图案180可以不覆盖第一开口150的侧壁和沟槽160的暴露侧壁，使得形成为填充沟槽结构170的剩余部分的第三隔离图案190均可以接触第一开口150的侧壁和沟槽160的暴露侧壁。

在下文中，如参考图7和图8所述，为了便于说明，将仅描述参考图7和图8的情况，即第二隔离图案180仅形成在沟槽160的侧壁上并填充沟槽160的中央部分和下部。

参考图13，可以去除第一隔离图案130和第三隔离图案190的上部以暴露有源鳍105的上部。

在示例实施例中，可以通过cmp工艺和/或回蚀工艺来去除第一隔离图案130和第三隔离图案190的上部，并且还可以去除有源鳍105上的第一蚀刻掩模120。

有源鳍105可以包括下有源图案105b和下有源图案105b上的上有源图案105a，下有源图案105b的侧壁可以被第一隔离图案130覆盖，上有源图案105a可以被暴露。

如上所述，在执行选择性沉积工艺以形成部分填充由沟槽160暴露的衬底100上的沟槽160的第二隔离图案180之后，可以进一步执行附加沉积工艺以在第一隔离图案180上形成第三隔离图案190，以填充沟槽结构170的剩余部分，使得可以形成隔离结构200以填充沟槽结构170。

因此，与通过一个沉积工艺形成为填充沟槽结构170的隔离结构200相比，第二隔离图案180和第三隔离图案190中的每一个可以形成为具有小的深宽比，因此可以不发生由不完全填充沟槽结构170的下部(即，沟槽160)引起的空隙。因此，可以改善隔离结构200的绝缘性质，并且在包括隔离结构200的半导体器件中，可以减少或防止由于漏电流引起的电特性劣化。

通过上述工艺所形成的隔离结构200可以具有以下结构特性。

也就是说，隔离结构200可以包括顺序堆叠并彼此接触的第二隔离图案180和第三隔离图案190。在示例实施例中，隔离结构200可以在第一方向上延伸。

隔离结构200的上部处的第三隔离图案190可以包括延伸到第一隔离图案130中或延伸穿过第一隔离图案130的上部192、以及延伸到衬底100的上部中或延伸穿过衬底100的上部且接触上部192的下部194。

在示例实施例中，第三隔离图案190的下部194可以包括下表面，该下表面的宽度大于下部194的上表面的宽度。在示例实施例中，第三隔离图案190的上部192的侧壁可以相对于衬底100的上表面具有恒定的斜率，然而，第三隔离图案190的下部194的侧壁可以相对于衬底100的上表面具有从其上部朝向下部(即，随着接近衬底100的中心)增加的斜率。

隔离结构200的下部处的第二隔离图案180可以具有基本平坦或平面的上表面。

在示例实施例中，彼此接触的第二隔离图案180与第三隔离图案190的下部194可以具有沿第二方向截取的横截面，该横截面可以具有圆形形状或椭圆形形状。

图14至图16是示出根据示例实施例的隔离结构的横截面图。

除了其形状之外，该隔离结构可以与图13中描述的隔离结构基本相同或相似。因此，相同的附图标记表示相同的元件，并且为了简洁起见，在此省略其详细描述。

参考图14，第二隔离图案180可以填充沟槽160的中央部分和下部，并且可以具有不平坦而是沿第二方向弯曲的上表面(即，向上凸起的上表面)。

在示例实施例中，第二隔离图案180在第二方向上的横截面可以具有圆形形状或椭圆形形状。因此，第二隔离图案180在第二方向上的中央部分的上表面(即，远离衬底100突出的上表面)可以高于第二隔离图案180相对于衬底100的边缘部分的上表面。

相应地，第三隔离图案190与第二隔离图案180的上表面接触的下表面可以不是平坦的而是沿第二方向弯曲(更具体地，向上凸起)。在一些实施例中，第三隔离图案190的下表面可以具有与第二隔离图案180的向上凸起的上表面对应的凹入形状。第三隔离图案190在第二方向上的中央部分的下表面也可以高于第三隔离图案190的边缘部分的下表面。

参考图15，第二隔离图案180可以填充沟槽160的中央部分和下部，并且可以具有不平坦而是沿第二方向弯曲的上表面(即，向下凸起的上表面)。在一些实施例中，第二隔离图案180的上表面可以具有与第三隔离图案190的向下凸起的下表面对应的凹入形状。

在示例实施例中，第二隔离图案180在第二方向上的中央部分可以具有比第二隔离图案180的边缘部分相对于衬底100的上表面低的上表面(即，朝向衬底100凹进的上表面)。

对应地，第三隔离图案190与第二隔离图案180的上表面接触的下表面可以不是平坦的而是沿第二方向弯曲(更具体地，向下凸起)。第三隔离图案190在第二方向上的中央部分的下表面也可以低于第三隔离图案190的边缘部分的下表面。

参考图16，第二隔离图案180可以填充沟槽160和第一开口150的下部，并且可以具有不平坦而是沿第二方向弯曲的上表面(即，向上凸起的上表面)。

因此，第二隔离图案180可以包括延伸到第三隔离图案190的下部中或延伸穿过第三隔离图案190的下部的上部182、以及延伸到衬底100的上部中或延伸穿过衬底100的上部且接触上部182的下部184。

在示例实施例中，包括顺序堆叠的下部184和上部182在内的第二隔离图案180可以具有沿第二方向截取的横截面，该横截面可以具有圆形形状或椭圆形形状。因此，第二隔离图案180在第二方向上的中央部分可以具有比第二隔离图案180的边缘部分的上表面高的上表面，并且第二隔离图案180的上部182的最大高度可以高于衬底100的上表面的高度。也就是说，第二隔离图案180的上部182可以远离衬底100的上表面突出。

对应地，第三隔离图案190与第二隔离图案180的上表面接触的下表面可以不是平坦的而是沿第二方向弯曲(更具体地，向上凸起)。在一些实施例中，第三隔离图案190的下表面可以具有与第二隔离图案180的向上凸起的上表面对应的凹入形状。第三隔离图案190在第二方向上的中央部分的下表面也可以高于第三隔离图案190相对于衬底100的边缘部分的下表面。

图17至图26是示出根据示例实施例的制造半导体器件的方法的横截面图。具体地，图17、图20和图23是平面图，并且图21和图24分别是沿对应平面图的线a-a′截取的横截面图，图18和图25是沿对应平面图的线b-b′截取的横截面图，并且图19、图22和图26是沿对应平面图的线c-c′截取的横截面图。

该制造半导体器件的方法可以是将图1至图8和图13中描述的形成隔离结构的方法应用于制造逻辑器件的方法。

参考图17至图19，可以执行与图1至图8和图13中描述的工艺基本相同或类似的工艺，以在衬底100上形成虚设栅结构。

具体地，可以在有源鳍105、第一隔离图案130和隔离结构200上顺序形成虚设栅绝缘层、虚设栅电极层和虚设栅掩模层，虚设栅掩模层可以被图案化以形成虚设栅掩模230，并且可以使用虚设栅掩模230作为蚀刻掩模来顺序蚀刻虚设栅电极层和虚设栅绝缘层，以形成虚设栅结构。

因此，可以在衬底100上形成包括顺序堆叠的虚设栅绝缘图案210、虚设栅电极220和虚设栅掩模230在内的虚设栅结构。

虚设栅绝缘层、虚设栅电极层和虚设栅掩模层也可以通过例如cvd工艺、ald工艺等形成。备选地，可以通过对衬底100执行热氧化工艺来形成虚设栅绝缘层，并且在这种情况下，可以仅在有源鳍105的上表面上形成虚设栅绝缘层。

在示例实施例中，虚设栅结构可以在第二方向上延伸，并且可以沿第一方向形成多个虚设栅结构。

参考图20至图22，栅隔墙240可以形成在虚设栅结构的侧壁上，并且鳍隔墙245可以形成在每个有源鳍105的侧壁上。

栅隔墙240和鳍隔墙245可以通过以下步骤形成：在有源鳍105、第一隔离图案130和隔离结构200上形成隔墙层，以在虚设栅结构上延伸或覆盖虚设栅结构，并且各向异性地蚀刻隔墙层。

可以蚀刻与虚设栅结构相邻的有源鳍105的上部以形成第二凹部247，并且可以形成源极/漏极层250以填充第二凹部247。

可以通过以下步骤来形成第二凹部247：使用虚设栅结构上的栅隔墙240和虚设栅结构的侧壁作为蚀刻掩模执行干法蚀刻工艺，以去除有源鳍105的上部。当形成第二凹部247时，也可以去除与有源鳍105相邻的鳍隔墙245的一些或大部分，然而，可以部分地保留鳍隔墙245的下部。

在示例实施例中，可以通过以下步骤来形成源极/漏极层250：使用由第二凹部247暴露的有源鳍105的上表面作为籽晶来执行选择性外延生长(seg)工艺。

在示例实施例中，当执行seg工艺时，可以形成单晶硅锗层以用作源极/漏极层250。另外，可以使用p型杂质源气体来执行seg工艺，因此可以形成掺杂有p型杂质的单晶硅锗层以用作源极/漏极层250。因此，源极/漏极层250可以用作pmos晶体管的源极/漏极区域。

源极/漏极层250不仅可以在竖直方向上而且在水平方向上生长以填充第二凹部247，并且可以接触栅隔墙240的侧壁。

在示例实施例中，可以沿第二方向形成多个源极/漏极层250，并且分别在第二方向上的相邻的有源鳍105上生长的源极/漏极层250可以彼此连接并合并。

尽管上面已经描述了用作pmos晶体管的源极/漏极的源极/漏极层250，但是本发明构思可以不限于此，并且源极/漏极层250也可以形成为用作nmos晶体管的源极/漏极区。

因此，可以形成单晶碳化硅层或单晶硅层以用作源极/漏极层250。另外，可以使用n型杂质源气体来执行seg工艺，因此可以形成掺杂有n型杂质的单晶硅层或单晶碳化硅层以用作源极/漏极层250。

参考图23至图26，在衬底100上形成绝缘层260至足够高度以在虚设栅结构、栅隔墙240、源极/漏极层250和鳍隔墙245上延伸或覆盖其之后，可以平坦化绝缘层260，直到可以暴露虚设栅结构的虚设栅电极220的上表面。

虚设栅掩模230也可以与绝缘层260一起被去除，并且栅隔墙240的上部也可以被去除。源极/漏极层250和第一隔离图案130之间的空间可能不被绝缘层260完全填充，因此可以形成气隙265。

可以去除暴露的虚设栅电极220和其下的虚设栅绝缘图案210以形成使栅隔墙240的内侧壁和有源鳍105的上表面暴露的第二开口，并且栅结构310可以形成为填补第二开口。

可以例如通过执行以下工艺来形成栅结构310。

可以在由第二开口暴露的有源鳍105的上表面上执行热氧化工艺以形成界面图案270，并且可以在界面图案270上顺序地形成栅绝缘层和功函数控制层。可以在功函数控制层上形成第一隔离图案130、隔离结构200、栅隔墙240和绝缘层260、以及栅电极层，以充分填充第二开口的剩余部分。

界面图案270可以通过例如cvd工艺、ald工艺等(而不是热氧化工艺)形成，并且不仅可以形成在有源鳍105的上表面上，而且可以形成在第一隔离图案130的上表面、隔离结构200的上表面和栅隔墙240的内侧壁上。

可以平坦化栅电极层、功函数控制层和栅绝缘层，直到可以暴露绝缘层260的上表面，使得可以形成顺序地堆叠在界面图案270的上表面、隔离结构200的上表面和栅隔墙240的内侧壁上的栅绝缘图案280和功函数控制图案290，并且可以在功函数控制图案290上形成栅电极300以填充第二开口的剩余部分。因此，栅电极300的下表面和侧壁可以被功函数控制图案290覆盖。

顺序堆叠的界面图案270、栅绝缘图案280、功函数控制图案290和栅电极300可以形成栅结构310，栅结构310可以与源极/漏极层250一起形成或限定晶体管。根据源极/漏极层250的导电类型，晶体管可以形成或限定pmos晶体管或nmos晶体管。

在去除栅结构310的上部以形成第三凹部之后，可以形成盖层320以填充第三凹部。

虽然未示出，但是可以进一步形成与源极/漏极层250和/或栅结构310电连接的接触插塞和上布线，以完成半导体器件的制造。

如上所述，半导体器件可以包括隔离结构200，并且隔离结构200可以具有良好的绝缘特性，使得半导体器件可以具有改善的电特性。