存储器件及其形成方法与流程

概括地说，本申请涉及存储技术的领域，并且更具体而言，涉及存储器件及其形成方法。

背景技术：

3维存储器件，诸如nand存储器件中常常使用阶梯结构。阶梯结构可以包括许多电极阶梯。可以在阶梯上形成垂直接触以电连接到对应电极。底部选择栅是用于选择nand串的电极，并且底部选择栅的阶梯处于阶梯结构的底部。

技术实现要素：

本公开内容的一个方面包括存储器件。该存储器件包括在衬底上的底部选择栅(bsg)结构，包括穿过所述bsg结构垂直形成的切缝。单元-层结构形成于bsg结构上。栅极线狭缝垂直穿过单元-层结构和bsg结构结构形成至衬底中，并且沿第一横向方向布置以区分多个指状区域。栅极线狭缝包括在多个指状区域中的第一指状区域与第二指状区域之间的第一栅极线狭缝，第一栅极线狭缝包括栅极线子狭缝。切缝包括第一切缝，第一切缝形成于第二指状区域中并且连接到第一栅极线狭缝的栅极线子狭缝，以在第二指状区域的第一部分中限定bsg。在第二指状区域的第一部分中的bsg通过在第一栅极线狭缝的一个栅极线子狭缝与相邻栅极线子狭缝之间的居间部分电连接到在第一指状区域中的单元串。

可选地，第一切缝将在第二指状区域的第一部分中的bsg与在第二指状区域的第二部分中的bsg电分隔。在第二指状区域的第二部分中的bsg电连接到在第二指状区域中的单元串。在第二指状区域的第一部分中的bsg和在第二指状区域的第二部分中的bsg具有距衬底相同的高度。

可选地，切缝还包括一个或多个第二切缝，各自连接在相同栅极线狭缝中的相邻栅极线子狭缝。

可选地，该存储器件还包括形成于在衬底上方的多个指状区域中的伪沟道；以及形成于除第一指状区域之外的多个指状区域中bsg结构的bsg上的接触。

可选地，第一指状区域被限定在连续栅极线狭缝与包括栅极线子狭缝的第一栅极线狭缝之间。壁结构形成于衬底上方的第一指状区域中。壁结构包括交替电极/绝缘层对的堆叠结构。

可选地，切缝在衬底上的正投影包括直线段。

可选地，该存储器件还包括另一bsg结构。衬底包括阶梯结构区域，并且在衬底的阶梯结构区域中形成掺杂阱。bsg结构和另一bsg结构形成于衬底的阶梯结构区域上且在掺杂阱的相对侧上。bsg结构的顶部和另一bsg结构的顶部具有距衬底不同的高度。衬底还包括第一阵列区域和第二阵列区域，并且阶梯结构区域在第一阵列区域和第二阵列区域之间，沿第二横向方向布置。

可选地，单元-层结构包括交替电极/绝缘层对的堆叠结构。

可选地，在bsg结构上方的第二指状区域中的字线通过在第一栅极线狭缝的一个栅极线子狭缝与相邻栅极线子狭缝之间的居间部分连接到在第一指状区域中的电极层。

可选地，存储器件还包括形成于切缝中的绝缘材料。

本公开内容的另一方面包括一种用于形成存储器件的方法。在衬底上形成底部选择栅(bsg)结构。在衬底上穿过bsg结构垂直形成切缝。在bsg结构上形成单元-层结构。栅极线狭缝垂直穿过单元-层结构和bsg结构结构形成至衬底中，并且沿第一横向方向布置以区分多个指状区域。栅极线狭缝包括在多个指状区域的第一指状区域与第二指状区域之间的第一栅极线狭缝，第一栅极线狭缝包括栅极线子狭缝。切缝包括第一切缝，第一切缝形成于第二指状区域中并且连接到第一栅极线狭缝的栅极线子狭缝，以在第二指状区域的第一部分中限定bsg。在第二指状区域的第一部分中的bsg通过在第一栅极线狭缝的一个栅极线子狭缝与相邻栅极线子狭缝之间的居间部分电连接到在第一指状区域中的单元串。

可选地，第一切缝将在第二指状区域的第一部分中的bsg与在第二指状区域的第二部分中的bsg电分隔。

可选地，在第二指状区域的第二部分中的bsg电连接到在第二指状区域中的单元串。在第二指状区域的第一部分中的bsg和在第二指状区域的第二部分中的bsg具有距衬底相同的高度。切缝还包括一个或多个第二切缝，各自连接在相同栅极线狭缝中的相邻栅极线子狭缝。

可选地，在衬底上方的多个指状区域中形成伪沟道；并且在除第一指状区域之外的多个指状区域中的bsg上形成接触。

可选地，第一指状区域被限定在连续栅极线狭缝与包括栅极线子狭缝的第一栅极线狭缝之间。壁结构形成于衬底上方的第一指状区域中。壁结构包括交替电极/绝缘层对的堆叠结构。

可选地，切缝在衬底上的正投影包括直线段。

可选地，形成另一bsg结构。衬底包括阶梯结构区域，以及形成在衬底的阶梯结构区域中的掺杂阱。bsg结构和另一bsg结构形成于衬底的阶梯结构区域上且在掺杂阱的相对侧上。bsg结构的顶部和另一bsg结构的顶部具有距衬底不同的高度。衬底还包括第一阵列区域和第二阵列区域，并且阶梯结构区域在第一阵列区域与第二阵列区域之间，沿第二横向方向布置。

可选地，单元-层结构在形成栅极线狭缝之前包括交替牺牲层/绝缘层对的堆叠结构。

可选地，在bsg结构上方的第二指状区域中的字线通过在第一栅极线狭缝的一个栅极线子狭缝与相邻栅极线子狭缝之间的居间部分连接到在第一指状区域中的电极层。

可选地，在切缝中沉积绝缘材料。

本公开内容的其它方面可以由本领域的技术人员考虑到本公开内容的说明书、权利要求和附图来理解。

附图说明

图1示出了根据本公开内容的各实施例的示例性三维(3d)存储器件的示意图。

图2示出了根据本公开内容的各实施例的示例性3d存储器件的第一半导体结构的示意图。

图3示出了根据本公开内容的各实施例的在3d存储器件的块中的示例性阶梯结构区域。

图4示出了根据本公开内容的各实施例的用于形成三维存储器件的示例性方法的流程图。

图5示出了根据本公开内容的各实施例的示例性3d存储器件的衬底的示意图。

图6到图9示出了根据本公开内容的各实施例的在形成底部选择栅(bsg)结构的过程期间在特定阶段的结构。

图10示出了根据本公开内容的各实施例的形成切缝的过程期间在特定阶段的结构。

图11到图16示出了根据本公开内容的各实施例的在形成单元-层结构的过程期间在特定阶段的结构。

图17到图18示出了根据本公开内容的各实施例的在形成沟道的过程期间在特定阶段的结构。

图19到图20示出了根据本公开内容的各实施例的在形成一个或多个栅极线狭缝的过程期间在特定阶段的结构。

图21示出了根据本公开内容的各实施例的在去除3d存储器件中的牺牲层并且形成多个电极之后，沿图19中的方向c1-c2的截面图。

图22示出了根据本公开内容的各实施例的示例性栅极线狭缝和切缝在衬底上的正投影的示意图。

图23示出了根据本公开内容的各实施例的在形成接触的过程期间在特定阶段的结构。

图24示出了根据本公开内容的各实施例的包括在第一半导体结构上的第二半导体结构的示例性3d存储器件。

图25示出了根据本公开内容的各实施例的另一种示例性3d存储器件。

图26示出了根据本公开内容的各实施例，3d存储器件的栅极线狭缝和切缝的并且在阶梯结构区域中的正投影的另一示意图。

具体实施方式

下文参考附图描述了本发明实施例中的技术解决方案。在任何可能的情况下，将在所有附图中使用相同的附图标记来指示相同或相似部分。显而易见地，所述实施例仅仅是本发明实施例的一些而非全部。本领域技术人员基于本发明的实施例、未经创造性劳动而获得的其它实施例应当落在本公开内容的保护范围之内。

在本公开内容的说明书、权利要求和附图中，术语“第一”、“第二”、“第三”、“第四”等(如果有的话)旨在在类似对象之间进行区分，未必表示顺序或序列。应当理解的是，可以按照例如除本文所示或所述顺序之外的顺序来实施本文所述的本公开内容的实施例。

可以根据实际需求来选择工艺的一些或全部工艺以实现本公开内容的目的。可以根据实际需求选择组件中的一些或全部组件以实现本公开内容的目的。

本文中使用的术语“一个或多个”等可以用于描述单数意义的特征、结构或特性和/或者可以用于描述复数意义的特征、结构或特性的组合。类似地，术语“一(a)”、“一个(an)“和“所述(the)”可以用于传达单数用途和/或传达复数用途。

应当理解，本公开内容中的“在……上”、“在……上方”和“之上”的含义应当以最宽泛的方式来解释，使得“在……上”不仅表示“直接在”某物“上”而且包括在某物“上”并且之间具有居间特征或层，且“在……上方”或“之上”不仅表示“在”某物“上方”或“之上”的意思，而且还可以包括“在”某物“上方”或“之上”并且之间没有居间特征或层(即，直接在某物上)的意思。

此外，空间术语“在……之下”、“在……下方”、“下”、“在……上方”、“上”、“顶部”、“底部”等等可以在本文中使用以便于描述而描述如在附图中示出的一个元件或特征与另外一个或多个元件或一个或多个特征的关系。空间术语旨在涵盖除了在附图所示朝向之外的器件在使用或操作过程中的不同的朝向。装置可以具有其它朝向(旋转90度或在其它朝向)，并且本文中使用的空间相对描述词可以类似被相应地解释。

本公开内容提供了三维(3d)存储器件以及用于形成其的方法。图1示出了根据本公开内容的各实施例的示例性三维(3d)存储器件的示意图。图2示出了根据本公开内容的各实施例的示例性3d存储器件的第一半导体结构的示意图。图3示出了根据本公开内容的各实施例的在3d存储器件的块中的示例性阶梯结构区域。图4示出了用于形成3d存储器件的示例性方法的流程图。图5到图24示出了形成示例性3d存储器件的在特定阶段的结构的示意图。例如，图5到图15以及图17到图23示出了示例性3d存储器件在阶梯结构区域中的结构的示意图，图16示出了在示例性阵列区域中结构的示意图。图25示出了根据本公开内容的各实施例的另一种示例性3d存储器件。图26示出了3d存储器件的栅极线狭缝和切缝的并且在衬底上在阶梯结构区域中的正投影的另一示意图。

图1示出了根据本公开内容的各实施例的示例性三维(3d)存储器件的示意图。3d存储器件100包括第一半导体结构110和第二半导体结构210。第一半导体结构110可以包括衬底120。在衬底的表面平面中或平行于该表面平面的第一方向被表示为x方向。在衬底的表面平面中或平行于该表面平面的第二方向被表示为y方向，字母“y”附近并且示出圆形和交叉组合的符号表示图1中的y方向指向相对于附图的图页的内部。与衬底的表面平面垂直的第三方向被表示为z方向。

相对于衬底而言的垂直方向可以是沿第三方向的方向(例如，z方向)。相对于衬底而言的横向或水平方向可以是平行于衬底的表面平面的方向(例如，x和/或y方向)。横向或水平平面可以是平行于衬底表面平面的平面。

第一半导体结构110可以包括存储单元、字线、接触、沟道、底部选择栅、顶部选择栅、阶梯等。阶梯可以包括一个或多个台阶或梯级。底部选择栅(bottomselectgate)也可以被称为“底部选择栅级”(bottom-select-gate)或“bsg”。顶部选择栅(topselectgate)也可以被称为“顶部选择栅级”(top-select-gate)或“tsg”。第二半导体器件210可以包括后段制程互连层。在一些实施例中，第二半导体结构210可以直接形成在第一半导体结构110上。在其它实施例中，第二半导体结构210可以相对于第一半导体结构110单独地形成，并且还与第一半导体结构110接合。

图2示出了根据本公开内容的各实施例的示例性3d存储器件的第一半导体结构的示意顶视图。例如，第一半导体结构110可以包括一个或多个块，诸如块b-1、块b-2等。块b-n表示第n个块，其中n可以是正整数。可以沿y方向布置块并且每个块可以沿x方向延伸。第一半导体结构110的每个块都可以包括第一阵列区域，表示为“ar-1”；第二阵列区域，表示为“ar-2”；以及阶梯结构区域，表示为“ssr”，阶梯结构区域是在每个块中的在第一阵列区域与第二阵列区域之间的中心区域并且包括梯级。在ar-1和b-1两者中的区域，即，在块b-1中的第一阵列区域，被表示为区域(ar-1，b-1)。在ssr和b-1两者中的区域，即，块b-1中的阶梯结构区域，被表示为区域(ssr，b-1)。在ar-2和b-1两者中的区域，即，块b-1中的第二阵列区域，被表示为区域(ar-2，b-1)。在ar-1和b-n两者中的区域，即，块b-n中的第一阵列区域，被表示为区域(ar-1，b-n)。

图3示出了根据本公开内容的各实施例的在3d存储器件的块中的示例性阶梯结构区域。阶梯结构区域可以包括掺杂阱区域，表示为区域“r-0”；第一bsg区域，表示为区域“r-1”；第二bsg区域，表示为区域“r-2”；第一字线阶梯区域，表示为区域“r-3”；第二字线阶梯区域，表示为区域“r-4”。区域r-0、r-1、r-2、r-3和r-4可以沿z方向从衬底或从衬底内部的位置从衬底110延伸。用于底部选择栅的一个或多个梯级可以形成于区域r-1和r-2中；以及用于字线和/或顶部选择栅的一个或多个梯级可以形成于区域r-3和r-4中。区域r1可以包括第一子区域r-11和第二子区域r-12。区域r2可以包括第一子区域r-21和第二子区域r-22。区域f-1、f-2、f-3分别是3d存储器件中的块的第一指状区域、第二指状区域和第三指状区域。区域(r-1，f-1)是指在第一指状区域和第一bsg区域两者中的区域，即，第一指状区域和第一bsg区域的重叠区域。区域(r-m，f-n)是指在区域r-m和区域f-n中的区域，即，区域r-m和区域f-n的重叠区域，其中m和n是诸如正整数的适当数字。例如，如果m＝2且n＝3，则区域(r-m，f-n)则是区域(r-2，f-3)，其是在区域r-2和区域f-3两者中的区域，即，区域r-2和区域f-3的重叠区域。

在一些实施例中，阶梯结构区域(ssr)可以包括：包括字线梯级的第一字线梯级区域(r-3)、包括底部选择栅和bsg梯级的第一bsg区域(r-1)、包括掺杂阱的掺杂阱区域(r-0)、包括底部选择栅和bsg阶梯的第二bsg区域(r-2)以及包括字线梯级的第二字线梯级区域(r-4)。例如，可以从一个区域到另一个区域沿第一方向布置第一字线梯级区域(r-3)、第一bsg区域(r-1)、掺杂阱区域(r-0)、第二bsg区域(r-2)和第二字线梯级区域(r-4)，并且可以各自沿第一方向和/或第二方向延伸。

在本公开内容中，可以根据各种应用场景来选择在块中指状区域的数量。例如，指状区域的数量可以是2、3、4或任何其它适当的数量。

图4示出了根据本公开内容的各实施例的用于形成3d存储器件的示例性方法的流程图。参考图4，形成第一半导体结构(s610)。

为了形成第一半导体结构，提供衬底(s611)。对应地，图5示出了根据本公开内容的各实施例的示例性3d存储器件的衬底的示意图。

在图5中，衬底120包括掺杂阱121。掺杂阱121可以沿y方向延伸。衬底120可以包括硅，诸如单晶硅、硅锗、砷化镓、锗(ge)或任何其它适当材料。掺杂阱121可以完全或部分地掺杂有n型和/或p型掺杂剂。例如，掺杂阱可以是p阱，即，掺杂有p型掺杂剂的阱，或n阱，掺杂有n型掺杂剂的阱。出于例示的目的，图5中仅部分地示出了在区域ssr中的结构。衬底可以包括诸如阵列区域ar-1和ar-2的其它区域。

返回图4，在衬底上形成底部选择栅(bsg)结构(s612)。对应地，

图6到图9示出了在形成bsg结构的过程期间在某些阶段的结构。

参考图6，在衬底120上形成包括用于bsg结构的交替布置的牺牲层132和绝缘层131的堆叠结构。绝缘层131和相邻牺牲层132形成层或对，诸如绝缘层/牺牲层对。相对于参考表面，例如，衬底表面，所述对可以在不同的高度。在一些实施例中，每个对都可以具有相同的厚度。在其它实施例中，每个对都可以具有不同的厚度。

例如，在一些实施例中，牺牲层可以包括多晶硅、多晶锗和/或氮化硅。例如，在一些实施例中，绝缘层可以包括诸如氧化硅的氧化物材料。

在一些实施例中，牺牲层可以包括与绝缘层不同的任何适当材料。例如，牺牲层可以是氮化物，绝缘层可以是氧化物，以及牺牲层/绝缘层对可以是氮化物-氧化物对。

可以根据各种应用场景选择对的数量。例如，对的数量可以是1、2、3、4或任何其它适当的数量。

在一些实施例中，堆叠结构可以包括一个或多个牺牲层/绝缘层对，并且还可以包括底部绝缘层和/或顶部绝缘层。例如，堆叠结构可以包括底部绝缘层和一个或多个牺牲层/绝缘层对，并且底部绝缘层与相邻对的牺牲层相接触。在一些实施例中，在牺牲层/绝缘层对中，牺牲层可以在绝缘层的上方。在其它实施例中，在牺牲层/绝缘层对中，绝缘层可以在牺牲层的上方。

图7到图9示出了包括衬底上的示例性bsg阶梯的示例性bsg结构。图8是顶视图，以及图7是沿图8中的方向a1-a1的截面图。

参考图7和图8，bsg结构130可以包括例如，形成于衬底120的阶梯结构区域(ssr)上和掺杂阱121相对侧上的第一bsg结构和第二bsg结构。在一些实施例中，第一bsg结构的顶部和第二bsg结构的顶部可以具有距衬底120的相同高度或不同高度。

在bsg结构130中形成梯级。例如，131-1/132-1对形成梯级(或阶梯)；以及131-2/132-2对形成另一个阶梯。131-1/132-1梯级和131-2/132-2梯级具有不同的高度。梯级的高度可以是从参考平面沿z方向到梯级表面的距离。例如，梯级表面可以是梯级的顶表面或一层梯级的顶表面。例如，参考平面可以是衬底的表面平面。

可以在阶梯结构区域(ssr)的中心平面o1-o2的两侧上形成在bsg结构中的梯级。例如，中心平面可以是平行于第二方向和第三方向并且在第一方向上在阶梯结构区域的中心位置处的平面。131-11/132-11梯级和131-21/132-21梯级可以在中心平面o1-o2的一侧上，并且131-12/132-12梯级和131-22/132-22梯级可以在中心平面o1-o2的另一侧上。

131-11/132-11梯级和131-21/132-21梯级的台阶边缘可以沿x方向相对于彼此处在不同位置。131-11/132-11梯级延伸到第一子区域r-11中，以及131-21/132-21梯级延伸到第二子区域r-12中。亦即，131-11/132-11梯级的台阶边缘在第一子区域r-11中，并且131-21/132-21梯级的台阶边缘在第二子区域r-12中。

在一些实施例中，可以通过蚀刻(诸如干法蚀刻或湿法蚀刻)以移除交替布置的牺牲层和绝缘层的部分，从而形成bsg梯级。

参考图9，在bsg结构130中形成绝缘层134。例如，绝缘层可以包括氧化物。可以通过在bsg结构中的空白区域中，例如，在bsg结构130的梯级之间的区域中经由沉积工艺，诸如化学气相沉积(cvd)工艺、物理气相沉积(pvd)工艺和/或原子层沉积(ald)工艺来沉积绝缘材料；并且经由诸如化学-机械平面化(cmp)的平面化工艺来移除多余的绝缘材料，从而形成绝缘层134。

参考图4，在bsg结构中形成切缝，例如，bsg切缝(s613)。对应地，图10示出了根据本公开内容的各实施例的在形成切缝的过程的特定阶段的结构。

参考图10，在区域ssr中形成多个切缝。例如，切缝135-1可以形成于区域(r-1，f-2)中并且可以将在区域(r-1，f-2)中的bsg结构130的结构分隔成至少两个部分。例如，可以由切缝135-1将在区域(r-1，f-2)中的bsg结构130的阶梯分成至少两个部分。

在一些实施例中，bsg结构130在不同高度处的不同梯级可以延伸到第一子区域r-11和第二子区域r-12中。例如，参见图7、图9和图10，延伸到区域r-12中的131-21/132-21梯级具有与延伸到区域r-11中的131-11/132-11梯级的高度不同的高度；因此，在区域(r1，f-2)中，切缝135-1可以将131-21/132-21梯级分隔成两个部分，并且将131-11/132-11梯级分隔成两个部分。

切缝135-2在区域(r-2，f-2)中，即，在第二指状区域f-2的第二bsg区域r-2中，并且将在区域(r-2，f-2)中的bsg区域130的结构分隔成至少两个部分。例如，可以将在区域(r-2，f-2)中的bsg结构130的梯级分成两个部分。

在一些实施例中，bsg结构130在不同高度处的不同梯级可以延伸到第一子区域r-21和第二子区域r-22中。例如，参见图7、图9和图10，延伸到区域r-22中的131-22/132-22梯级具有与延伸到区域r-21中的131-12/132-12梯级的高度不同的高度。因此，在区域(r2，f-2)中，切缝135-2可以将131-22/132-22梯级分隔成两个部分，并且将131-12/132-12梯级分隔成两个部分。

参考图10，切缝136-1在区域f-1与f-2之间的边界处并且在区域r-3中；以及切缝136-2在区域f-1与f-2之间的边界处并且在区域r-4中。切缝137-1在区域f-2于f-3之间的边界处并且在区域r-3中；以及切缝137-2在区域f-2与f-3之间的边界处并且在区域r-4中。

在一些实施例中，bsg结构130的切缝可以从bsg结构130的顶部延伸到衬底120的一部分。在一些实施例中，可以通过在bsg结构和衬底中形成沟槽并且经由沉积工艺利用绝缘材料填充沟槽，从而形成bsg结构130的切缝。例如，可以通过在bsg结构上方形成掩模层；通过使用光刻对掩模层进行图案化以形成对应于沟槽的开口，并且去除bsg结构和衬底的由开口暴露的部分直到沟槽达到衬底中预设的深度，从而形成沟槽。例如，沉积工艺可以包括cvd、pvd和/或ald。绝缘材料可以包括氧化硅、氮化硅、氮氧化硅和/或任何其它适当的绝缘材料。在一些实施例中，可以使用化学-机械平面化(cmp)在沉积之后移除上方过量的绝缘材料。

返回到图4，在bsg结构上形成包括交替布置的层的单元-层结构(s614)。对应地，图11到图16示出了形成单元-层结构的过程中在某些阶段的结构。

图11到图12示出了包括用于在bsg结构和衬底上的单元-层结构的交替布置的牺牲层和绝缘层的示例性堆叠结构。图12是顶视图，以及图11是沿图12中的方向a1-a2的截面图。

参考图11和图12，在bsg结构130上沉积包括用于单元-层结构的交替布置的牺牲层142和绝缘层141的堆叠结构。绝缘层和相邻牺牲层可以形成层或对。例如，在一些实施例中，牺牲层可以包括多晶硅、多晶锗和/或氮化硅。例如，在一些实施例中，绝缘材料可以包括诸如氧化硅的氧化物材料。

可以根据各种应用场景选择对的数量。例如，对的数量可以是正整数。例如，对的数量可以是6、16、18、32、34、64、66、132、134或任何其它适当的数量，诸如适当的正整数。

在一些实施例中，堆叠结构可以包括一个或多个牺牲层/绝缘层对，并且还可以包括底部绝缘层和/或顶部绝缘层。例如，堆叠可以包括底部绝缘层和一个或多个牺牲层/绝缘层对，并且底部绝缘层与相邻对的牺牲层相接触。在一些实施例中，在牺牲层/绝缘层对中，牺牲层可以在绝缘层的上方。在其它实施例中，在牺牲层/绝缘层对中，绝缘层可以在牺牲层的上方。

在一些实施例中，单元-层结构可以是这样的结构：该结构包括延伸到三维存储器件的存储单元的交替牺牲层/绝缘层对，或者如果牺牲层被电极替代，则该结构包括延伸到三维存储器件的存储单元的交替电极/绝缘层对。例如，电极可以是金属电极。

图13到图15示出了根据本公开内容的各实施例包括梯级的示例性单元-层结构。图13示出了包括梯级的示例性单元-层结构的顶视图。图14示出了沿在图13中的方向b1-b2的截面图。图15是沿在图13中的方向c1-c2的截面图。c1-c2在第一半导体结构110的用于形成壁结构的壁区域中，即，区域f-1中。

参考图13、图14和图15，去除在区域f-2和f-3中单元-层结构的牺牲层/绝缘层对的部分以在区域(r-4，f-2)和(r-4，f-3)中形成层对141-12/142-12、141-22/142-22、141-32/142-32、141-42/142-42和141-52/142-52，并且在区域(r-3，f-2)和(r-3，f-3)中形成层对141-11/142-11、141-21/142-21、141-31/142-31和141-41/142-41。

参考图13和图15，在区域f-1中，在区域(r-3，f-1)中的单元-层结构的牺牲层142/绝缘层141对连接到在区域(r-4，f-1)中的单元-层结构的牺牲层142/绝缘层141对。亦即，在区域f-1中，在区域(r-3，f-1)中的单元-层结构的牺牲层/绝缘层对延伸到在区域(r-4，f-1)中的单元-层结构的牺牲层/绝缘层对。因此，在第一阵列区域(即区域ar-1)中的单元-层结构的牺牲层/绝缘层对与在第二阵列区域(即区域ar-2(图13中未示出))中的单元-层结构的牺牲层/绝缘层对连接。区域f-1可以是用于形成壁结构的壁区域，其中在区域(r-3，f-1)中的单元-层结构的层可以延伸到在区域(r-4，f-1)中单元-层结构的层。

在一些实施例中，层对141-12/142-12、141-32/142-32和141-52/142-52可以形成梯级；以及层对141-21/141-21和141-41/142-41可以形成梯级。利用上述在区域f-1中的连接，区域r-3和区域r-4可以共享梯级。例如，层对141-12/142-12可以充当针对其自身和针对层对141-11/142-11的梯级；层对141-32/142-32可以充当针对其自身和针对层对141-31/142-31的梯级；层对141-21/142-21可以充当针对其自身和针对层对141-22/142-22的梯级；以及层对141-41/142-41可以充当针对其自身和针对层对141-42/142-42的梯级。共享梯级可以减少梯级的数量，从而减小阶梯的长度。

在其它实施例中，在中心平面o1-o2一侧的层对可以各自形成梯级，并且在中心平面o1-o2另一侧的层对可以各自形成梯级。

在一些实施例中，在单元-层结构中的梯级可以包括用于字线的梯级。在一些实施例中，在单元-层结构中的梯级可以包括用于字线的梯级和/或用于一个或多个顶部选择栅的梯级。在一些实施例中，在单元-层结构中的梯级可以包括用于字线的梯级，并且可以在用于字线的梯级上方进一步形成用于一个或多个顶部选择栅的梯级。

形成单元-层结构(s614)还可以包括形成一个或多个绝缘层。可以在单元-层结构的交替布置的牺牲层和绝缘层上方形成绝缘层；以及在单元-层结构的梯级之间的空间上方形成绝缘层。例如，绝缘层可以包括氧化物。可以通过经由沉积工艺，诸如化学气相沉积(cvd)工艺、物理气相沉积(pvd)工艺和/或原子层沉积(ald)工艺来沉积绝缘材料；并且经由诸如化学-机械平面化(cmp)的平面化工艺移除多余的绝缘材料，从而形成绝缘层。

单元-层结构还可以包括在第一和第二阵列区域中的nand串。例如nand串可以是包括nand存储单元的存储串。图16示出了在示例性阵列区域中的结构的示意图。单元-层结构的阵列区域包括多个nand串152。阵列区域可以是例如，第一阵列区域或第二阵列区域。

多个nand串152可以形成于衬底120的掺杂区域122上，并且可以穿过交替布置的牺牲层142和绝缘层141以及绝缘层143垂直延伸。nand串152可以包括外延层153、半导体沟道155和电介质层156，以及绝缘层154。外延层153可以在nand串152的下端处并且可以接触半导体沟道155和衬底120的掺杂区域122两者。外延层153可以充当由在nand串下端处的选择栅(例如底部选择栅)控制的沟道。在一些实施例中，半导体沟道155可以包括硅，诸如非晶硅、多晶硅和/或单晶硅。在一些实施例中，电介质层156可以包括隧穿层、存储层和阻挡层。nand串152可以具有例如圆柱形形状。在一些实施例中，隧穿层、存储层和阻挡层可以按照从圆柱中心朝向外表面这样的顺序布置。例如，隧穿层可以接近半导体沟道155；存储层比隧穿层距半导体沟道155更远；并且阻挡层比存储层距半导体沟道155更远。nand串152可以与交替布置的牺牲层142和绝缘层141，以及交替布置的牺牲层132和绝缘层131相接触。

返回到图4，形成延伸穿过bsg结构和单元-层结构的沟道(s615)。对应地，图17到图18示出了在形成沟道的过程的某些阶段的结构。图17示出了顶视图。图18是沿在图16中的方向e1-e2的截面图。

参考图17和图18，形成多个沟道151。参考图18，多个沟道151可以从单元-层结构130的顶部部分延伸穿过bsg结构和单元-层结构到达衬底120的一部分。例如，多个沟道151可以从在单元-层结构130的顶部处的绝缘层143延伸到衬底120的一部分。在一些实施例中，多个沟道可以包括伪沟道，诸如在区域ssr中的伪沟道。伪沟道可以在去除牺牲层期间支持一个或多个堆叠和层。

在一些实施例中，可以在单元-层结构上进一步形成绝缘层。对于形成绝缘层的细节，可以参考以上描述。

返回图4，在三维存储器件的多个指状区域之间形成一个或多个栅极线狭缝(s616)。图19到图20示出了在形成一个或多个栅极线狭缝的过程中某些阶段处的结构。图19是顶视图，而图20是沿在图19中的方向g1-g2的截面图。

参考图19和图20，在区域f-1与f-2之间形成栅极线狭缝161以便区分两个指状区域。栅极线狭缝161包括多个栅极线子狭缝161-1、161-2、161-3、161-4、161-5和161-6，每个栅极线子狭缝都穿过bsg结构和单元-层结构垂直延伸并且延伸到衬底120的一部分中。例如，多个栅极线子狭缝161-1、161-2、161-3、161-4、161-5和161-6可以沿z方向或-z方向从绝缘层144延伸到衬底120中。在多个栅极线子狭缝161-1、161-2、161-3、161-4、161-5和161-6之间，存在多个中间部分或子狭缝间部分162-0、162-1、162-2、162-3、162-4和162-5。如果单元-层结构的交替布置的牺牲层和绝缘层存在于第一指状区域和第二指状区域两者上并且与子狭缝间部分相邻，则可以经由子狭缝间部分将在第一指状区域中的单元-层结构的交替布置的牺牲层和绝缘层连接到在第二指状区域中的单元-层结构的交替布置的牺牲层和绝缘层。例如，可以经由子狭缝间部分162-4将在第一指状区域中的绝缘层141/牺牲层142对连接到在第二指状区域中的绝缘层141/牺牲层142对。类似地，可以经由子狭缝间部分162-3将在第一指状区域中的绝缘层141/牺牲层142对连接到在第二指状区域中的绝缘层141/牺牲层142对。与子狭缝间部分162-0、162-1和162-2相邻，绝缘层141/牺牲层142对可以存在于第一指状区域中，并且可以在第二指状区域中去除绝缘层141/牺牲层142对。

在一些实施例中，切缝136-1可以在区域(r3，f-1)中的bsg结构的一个或多个绝缘层/牺牲层对与在区域(r3，f-2)中bsg结构的一个或多个绝缘层/牺牲层对之间。因此，在切缝136-1处，可以由切缝136-1将在区域(r3，f-1)中的bsg结构的一个或多个绝缘层/牺牲层对与在区域(r3，f-2)中的bsg结构的一个或多个绝缘层/牺牲层对分开。

在一些实施例中，切缝136-2可以在区域(r4，f-1)中的bsg结构的一个或多个绝缘层/牺牲层对与在区域(r4，f-2)中bsg结构的一个或多个绝缘层/牺牲层对之间。因此，在切缝136-2处，可以由切缝136-2将在区域(r4，f-1)中的bsg结构的一个或多个绝缘层/牺牲层对与在区域(r4，f-2)中bsg结构的一个或多个绝缘层/牺牲层对分开。

在一些实施例中，可以去除在bsg结构中的牺牲层和在单元-层结构中的牺牲层，以在bsg结构中的绝缘层之间形成水平沟槽，并且在单元-层结构中的绝缘层之间形成水平沟槽。此外，可以在水平沟槽中形成多个电极。多个电极可以包括多个字线以及一个或多个底部选择栅。在一些实施例中，多个电极还可以包括例如一个或多个顶部选择栅。图21示出了在去除3d存储器件中的牺牲层并且形成多个电极之后，沿在图19中的方向g1-g2的截面图。

参考图19和图21，栅极线狭缝161在区域f-1与f-2之间，以便区分区域f-1和f-2。

对于在区域f-1和区域f-2两者中都存在的单元-层结构的电极142e和绝缘层141，与子狭缝间部分相邻并且相对于衬底表面具有相同高度，可以在子狭缝间部分处将在第一指状区域中的单元-层结构的电极和绝缘层连接到在第二指状区域中的单元-层结构的电极和绝缘层。

在一些实施例中，单元-层结构的电极142e可以包括例如一个或多个字线。在一些实施例中，单元-层结构的电极142e可以包括例如一个或多个字线和/或一个或多个顶部选择栅。

在一些实施例中，可以在子狭缝间部分162-4处将在第一指状区域中的电极142e/绝缘层141对连接到在第二指状区域中的电极142e/绝缘层141对。因此，在第一指状区域中的字线可以在子狭缝间部分162-4处连接到，例如，电连接到在第二指状区域中的字线。

在一些实施例中，可以在子狭缝间部分162-3处将咋第一指状区域中的电极142e/绝缘层141对连接到在第二指状区域中的电极142e/绝缘层141对。因此，在第一指状区域中的字线可以在子狭缝间部分162-3处连接到，例如，电连接到在第二指状区域中的字线。

在bsg结构130中的一个或多个电极/绝缘层对可以包括例如电极132-1e/绝缘层131-1对和/或电极132-2e/绝缘层131-2对。电极132-1e和电极132-2e可以是底部选择栅。

在一些实施例中，切缝可以在区域f-1中的bsg结构中的一个或多个电极/绝缘层对与在区域f-2中的bsg结构中的一个或多个电极/绝缘层对之间；并且在切缝处，切缝可以将在区域f-1中的bsg结构中的一个或多个电极/绝缘层对与在区域f-2中的bsg结构中的一个或多个电极/绝缘层对分开，并且相应地将在区域f-1中的bsg结构中的底部选择栅与在区域f-2中的bsg结构中的底部选择栅分开。

在一些实施例中，切缝可以在区域f-2中的bsg结构中的一个或多个电极/绝缘层对与在区域f-3中的bsg结构中的一个或多个电极/绝缘层对之间；并且在切缝处，切缝可以将在区域f-2中的bsg结构中的一个或多个电极/绝缘层对与在区域f-3中的bsg结构中的一个或多个电极/绝缘层对分开，并且相应地将在区域f-2中的bsg结构中的底部选择栅与在区域f-3中的bsg结构中的底部选择栅分开。

例如，参考图20，切缝136-1可以在区域(r3，f-1)中的bsg结构中的一个或多个电极/绝缘层对与在区域(r3，f-2)中的bsg结构中的一个或多个电极/绝缘层对之间。因此，在切缝136-1处，可以由切缝136-1将在区域(r3，f-1)中的bsg结构的一个或多个电极/绝缘层对与在区域(r3，f-2)中的bsg结构的一个或多个电极/绝缘层对分开；并且在切缝136-1处，可以由切缝136-1将在区域(r3，f-1)中的底部选择栅与在区域(r3，f-2)中的底部选择栅分开。

作为另一个示例，切缝136-2可以在区域(r4，f-1)中的bsg结构中的一个或多个电极/绝缘层对与咋区域(r4，f-2)中的bsg结构中的一个或多个电极/绝缘层对之间。因此，在切缝136-2处，可以由切缝136-2将啊区域(r4，f-1)中的bsg结构的一个或多个电极/绝缘层对与在区域(r4，f-2)中的bsg结构的一个或多个电极/绝缘层对分开；并且在切缝136-2处，可以由切缝136-2将在区域(r4，f-1)中的底部选择栅与在区域(r4，f-2)中的底部选择栅分开。

图22示出了根据本公开内容的各实施例，示例性栅极线和切缝在衬底上的正投影的示意图。诸如切缝135-1、135-2、136-1、136-2、137-1和137-2的切缝可以穿过bsg结构垂直延伸，例如，从bsg结构的顶部垂直延伸到衬底的一部分。因此，切缝可以分隔bsg结构中的在切缝两侧的层、梯级和/或电极。亦即，bsg结构中的在切缝一侧的层、梯级和/或电极与bsg结构中的在切缝另一侧的层、梯级和/或电极分隔开。多个栅极线狭缝，诸如栅极线狭缝161、163、165和167可以穿过单元-层结构和bsg垂直延伸，并且可以垂直延伸到衬底的一部分中。栅极线狭缝161可以包括多个栅极线子狭缝161-1、161-2、161-3、161-4、161-5和161-6；并且栅极线狭缝163可以包括栅极线子狭缝163-1、163-2、163-3和163-4。

在一些实施例中，一个或多个栅极线狭缝可以穿过bsg结构和单元-层结构垂直延伸，并且垂直延伸到衬底的一部分中，以区分三维存储器件的多个指状区域。

在一些实施例中，参考图22，在栅极线子狭缝161-1与161-3之间的子狭缝间部分处，可以将第一指状区域在区域r-1中的一个或多个底部选择栅连接到在第二指状区域的第一部分p11中的一个或多个底部选择栅。因此，在第一指状区域中的一个或多个底部选择栅和在第二指状区域的第一部分p11中的一个或多个底部选择栅可以连接到第一阵列区域(区域ar-1)在第一指状区域中的nand串，并且充当用于第一阵列区域(区域ar-1)的且在第一指状区域中的nand串的底部选择栅。

在第二指状区域的第一部分p11中的一个或多个底部选择栅包括适于在其上形成接触的bsg梯级，并且可以在第二指状区域的第一部分p11中的一个或多个底部选择栅上并且针对第一阵列区域在第一指状区域中的nand串形成接触。亦即，可以在第二指状区域的第一部分p11中的一个或多个底部选择栅的梯级上形成接触；在第二指状区域的第一部分p11中的一个或多个底部选择栅的梯级可以对应于第一阵列区域在第一指状区域中的nand串；并且接触可以是用于第一阵列区域在第一指状区域中的nand串的。

在一些实施例中，第二指状区域的第一部分可以在区域r-1中。在其它实施例中，第二指状区域的第一部分可以在区域r-1和r-3中。

可以由切缝135-1和136-1以及栅极线子狭缝161-3和161-5将在第二指状区域的第一部分p11中的一个或多个底部选择栅与在第二指状区域的第二部分p21中的一个或多个底部选择栅分开。

在第二指状区域的第二部分p21中的一个或多个底部选择栅可以连接到区域ar-1在第二指状区域中的nand串，并且充当用于区域ar-1的且在第二指状区域中的nand串的底部选择栅。

可以在第二指状区域的第二部分p21中的一个或多个底部选择栅上，并且针对区域ar-1在第二指状区域中的nand串形成接触。亦即，可以在第二指状区域的第二部分p21中的一个或多个底部选择栅的梯级上，并且针对区域ar-1在第二指状区域中的nand串形成接触；在第二指状区域的第二部分p21中的一个或多个底部选择栅的梯级可以对应于区域ar-1在第二指状区域中的nand串；并且接触可以是用于区域ar-1在第二指状区域中的nand串的。

在栅极线子狭缝161-3与161-5之间的子狭缝间部分处，在第一指状区域中的多个字线可以连接到，例如电连接到在第二指状区域中的多个字线。

可以由切缝137-1和栅极线子狭缝163-1和161-3将在第二指状区域的第二部分p21中的一个或多个底部选择栅与第三指状区域在区域r-1和r-3中的一个或多个底部选择栅分开。

第三指状区域在区域r-1和r-2中的一个或多个底部选择栅可以连接到区域ar-1在第三指状区域中的nand串，并且充当用于区域ar-1在第三指状区域中的nand串的底部选择栅。

在区域r-1中的一个或多个底部选择栅可以包括，例如，延伸到区域r-11中的第一底部选择栅以及延伸到区域r-12中的第二底部选择栅。第一底部选择栅的梯级可以延伸到区域r-11中，第二底部选择栅的梯级可以延伸到区域r-12中。

在栅极线子狭缝163-1与163-3之间的子狭缝间部分处，在第二指状区域中的多个字线可以连接到，例如电连接到在区域r-1和r-3中在第三指状区域中的多个字线。

在一些实施例中，参考图22，在栅极线子狭缝161-2与161-4之间的子狭缝间部分处，可以将第一指状区域在区域r-2和r-4中的一个或多个底部选择栅连接到在第二指状区域的第一部分p12中的一个或多个底部选择栅。因此，在第一指状区域中的一个或多个底部选择栅和在第二指状区域的第一部分p12中的一个或多个底部选择栅可以连接到区域ar-2在第一指状区域中的nand串，并且充当用于区域ar-2在第一指状区域中的nand串的底部选择栅。

在第二指状区域的第一部分p12中的一个或多个底部选择栅包括适于在其上形成接触的bsg梯级，并且可以在第二指状区域的第一部分p12中的一个或多个底部选择栅上并且针对区域ar-2在第一指状区域中的nand串形成接触。亦即，可以在第二指状区域的第一部分p12中的一个或多个底部选择栅的梯级上形成接触；在第二指状区域的第一部分p12中的一个或多个底部选择栅的梯级可以对应于区域ar-2在第一指状区域中的nand串；并且接触可以用于区域ar-2在第一指状区域中的nand串。

在一些实施例中，第二指状区域的第一部分(诸如p12)可以在区域r-2中。在其它实施例中，第二指状区域的第一部分可以在区域r-2和r-4中。

可以由切缝135-2和136-2以及栅极线子狭缝161-4和161-6将在第二指状区域的第一部分p12中的一个或多个底部选择栅与在第二指状区域的第二部分p22中的一个或多个底部选择栅分开。

在第二指状区域的第二部分p22中的一个或多个底部选择栅可以连接到区域ar-2在第二指状区域中的nand串，并且充当用于区域ar-2在第二指状区域中的nand串的底部选择栅。

可以在第二指状区域的第二部分p22中的一个或多个底部选择栅上，并且针对区域ar-2在第二指状区域中的nand串形成接触。亦即，可以在第二指状区域的第二部分p22中的一个或多个底部选择栅的梯级上，并且针对区域ar-2在第二指状区域中的nand串形成接触；在第二指状区域的第二部分p22中的一个或多个底部选择栅的梯级可以对应于区域ar-2在第二指状区域中的nand串；并且接触可以是用于区域ar-2在第二指状区域中的nand串的。

在栅极线子狭缝161-4与161-6之间的子狭缝间部分处，在第一指状区域中的多个字线可以连接到，例如电连接到在第二指状区域中的多个字线。

可以由切缝137-2和栅极线子狭缝163-2和163-4将在第二指状区域的第二部分p22中的一个或多个底部选择栅与在区域r-2和r-4中在第三指状区域中的一个或多个底部选择栅分开。

在第三指状区域中且在区域r-2和r-4中的一个或多个底部选择栅可以连接到区域ar-2在第三指状区域中的nand串，并且充当用于区域ar-2在第三指状区域中的nand串的底部选择栅。

在区域r-2中的一个或多个底部选择栅可以包括，例如，延伸到区域r-21中的第一底部选择栅以及延伸到区域r-22中的第二底部选择栅。亦即，第一底部选择栅的梯级可以延伸到区域r-21中，以及第二底部选择栅的梯级可以延伸到区域r-22中。

在栅极线子狭缝163-2和163-4之间的子狭缝间部分处，在第二指状区域中的多个字线可以连接到，例如电连接到在区域r-2和r-4中在第三指状区域中的多个字线。

在一些实施例中，栅极线狭缝或栅极线子狭缝可以相对于阶梯结构区域的中心平面o1-o2对称。例如，参考图22，栅极线子狭缝161-1和161-2相对于阶梯结构区域的中心平面o1-o2对称；栅极线子狭缝161-3和161-4相对于中心平面o1-o2对称；栅极线子狭缝161-5和161-6相对于中心平面o1-o2对称；栅极线子狭缝163-1和163-2相对于中心平面o1-o2对称；并且栅极线子狭缝163-3和163-4相对于中心平面o1-o2对称。

在一些实施例中，切缝可以相对于中心平面o1-o2对称。例如，参考图22，切缝135-1和135-2相对于中心平面o1-o2对称；切缝136-1和136-2相对于中心平面o1-o2对称；切缝137-1和137-2相对于中心平面o1-o2对称。

在一些实施例中，切缝在衬底上的正投影可以包括一个或多个直线段。例如，切缝136-1的正投影为直线段。在一些实施例中，诸如切缝135-1或135-2的切缝的正投影可以包括两个直线段，并且两个直线段之间的角度可以大约为90度。在其它实施例中，切缝的正投影的两个直线段可以是大约70度、75度、80度、85度、90度、95度、100度、105度、110度或任何其它适当角度。

参考图4，在bsg结构和单元-层结构中形成接触(s617)。对应地，

图23示出了在形成接触的过程的特定阶段的结构。

参考图23，可以在区域ssr中在第二指状区域和第三指状区域中形成多个接触171。可以在第二指状区域和第三指状区域的区域r-0、r-1、r-2、r-3和r-4中形成多个接触。多个接触可以例如从单元-层结构的顶部部分垂直延伸到第一半导体结构110中的各个深度。

在一些实施例中，可以不在第一指状(f-1)区域中形成接触171。例如，壁结构可以形成于第一指状区域中并且可以不包括其中形成的接触。壁结构可以包含伪沟道(如图17中所示)。

在一些实施例中，一个或多个接触可以从单元-层结构的顶部部分延伸到在单元-层结构中的字线的梯级。在一些实施例中，一个或多个接触可以从单元-层结构的顶部部分延伸到在bsg结构中底部选择栅的梯级。在一些实施例中，一个或多个接触可以从单元-层结构的顶部部分延伸到衬底120，例如延伸到掺杂阱121。

返回图4，在第一半导体结构上形成包括后段制程(beol)互连层的第二半导体结构(s620)。对应地，图24示出了根据本公开内容的各实施例，包括在第一半导体结构上的第二半导体结构的示例性3d存储器件。

参考图24，第二半导体结构210形成在第一半导体结构110上。第一半导体结构110可以包括存储单元、用于字线的梯级、接触、沟道、底部选择栅、顶部选择栅、阶梯等。阶梯可以包括一个或多个梯级，即台阶。第二半导体器件210可以包括后段制程互连层211。可以在第一半导体结构110中的接触与后段制程互连层211之间形成电连接。

本公开内容提供了一种3d存储器件。图24示出了根据本公开内容的各实施例的示例性3d存储器件100。

参考图24，3d存储器件100包括第一半导体结构110和第二半导体结构210。第二半导体结构210形成在第一半导体结构110上。第一半导体结构110可以包括，例如存储单元、nand串、用于字线的梯级、接触、沟道、底部选择栅、顶部选择栅、用于底部选择栅的梯级、用于顶部选择栅的梯级等。第二半导体器件210可以包括后段制程互连层211。可以在第一半导体结构110中的接触与后段制程互连层211之间形成电连接。

在一些实施例中，指状区域，诸如第一指状区域、第二指状区域或第三指状区域可以包括一行或多行nand串。

要了解3d存储器件100的细节，可以参考方法实施例和结构的以上描述，例如涉及图1-图23的描述。例如，第一半导体结构110可以包括栅极线狭缝和切缝，如结合图22所述。

图25示出了根据本公开内容的各实施例的另一种示例性3d存储器件。参考图25，3d存储器件100’包括第一半导体结构110’和第二半导体结构210’。第二半导体结构210’形成在第一半导体结构110’上。第一半导体结构110’可以包括，例如存储单元、nand串、用于字线的梯级、接触、沟道、底部选择栅、顶部选择栅、用于底部选择栅的梯级、用于顶部选择栅的梯级等。第二半导体器件210’可以包括后段制程互连层211’。可以在第一半导体结构110’中的接触与后段制程互连层211’之间形成电连接。

3d存储器件100’的一些结构可以与3d存储器件100的结构相同或相似。要了解3d存储器件100’的细节，可以参考方法和器件实施例的以上描述，诸如关于3d存储器件100的描述。

图26根据本公开内容的各实施例示出了，3d存储器件的栅极线狭缝和切缝的且在衬底上的阶梯结构区域中的正投影的另一示意图。3d存储器件例如可以是3d存储器件100’。

诸如切缝135-1’、135-2’、136-1’、136-2’、137-1’和137-2’的切缝，例如，可以垂直穿过第一半导体结构110’的bsg结构，并且沿z方向从bsg结构的顶部延伸到衬底的一部分。因此，切缝可以分隔在切缝两侧的在bsg结构中的层、梯级和/或电极。亦即，在切缝一侧的在bsg结构中的层、梯级和/或电极与在切缝另一侧的在bsg结构中的层、梯级和/或电极分隔开。多个栅极线狭缝，诸如栅极线狭缝161’、163’、165’和167’可以例如穿过第一半导体结构110’的单元-层结构和bsg结构垂直延伸，并且延伸到衬底的一部分中。栅极线狭缝161’可以包括多个栅极线子狭缝161-1’、161-2’、161-3’、161-4’、161-5’和161-6’；并且栅极线狭缝163’可以包括栅极线子狭缝163-1’、163-2’、163-3’和163-4’。

在一些实施例中，切缝，诸如切缝136-1’在衬底上的正投影可以包括一个或多个线段。在一些实施例中，切缝，诸如切缝135-1’在衬底上的正投影可以包括一个或多个曲线段。在一些实施例中，切缝，诸如切缝135-2’在衬底上的正投影可以包括一个或多个锯齿状线段。在一些实施例中，切缝在衬底上的正投影可以包括一个或多个线段和一个或多个曲线段。在一些实施例中，切缝的正投影可以包括上述形状和/或任何其它适当形状的任意组合。

在一些实施例中，在中心平面o1-o2两侧的切缝可以相对于中心平面o1-o2不对称。例如，切缝136-1’和136-2’相对于中心平面o1-o2不对称。从切缝136-1’到中心平面o1-o2的距离与从切缝136-2’到中心平面o1-o2的距离不同。切缝136-1’的横向长度与切缝136-2’的横向长度不同。

又如，切缝135-1’和135-2’相对于中心平面o1-o2不对称。切缝135-1’的形状与切缝135-2’的形状不同。

在一些实施例中，在中心平面o1-o2两侧的栅极线切缝或栅极线子切缝可以相对于中心平面o1-o2不对称。例如，栅极线子切缝161-3’和161-4’相对于中心平面o1-o2不对称。从栅极线子切缝161-3’到中心平面o1-o2的距离与从栅极线子切缝136-4’到中心平面o1-o2的距离不同。栅极线子切缝161-3’的横向长度与栅极线子切缝161-4’的横向长度不同。

本公开内容提供了一种中央驱动器结构。该中央驱动器结构可以包括根据本公开内容的三维存储器件的阶梯结构区域，诸如，以上描述中的阶梯结构区域中的结构。本公开内容提供了一种用于中央驱动器结构的方法。关于用于中央驱动器结构的方法的细节，可以参考以上描述，诸如与图4相关联的描述。

尽管通过使用说明书中的具体实施例描述了本公开内容的原理和实现方式，但是实施例的前述描述仅旨在帮助理解本公开内容的方法和该方法的核心理念。同时，本领域的普通技术人员可以根据本公开内容的理念对具体实施方式和应用范围做出修改。总之，说明书的内容不应被视为对本公开内容的限制。