专利名称：半导体器件的三维缺陷分析方法
技术领域：
本发明涉及半导体器件的缺陷分析，特别是涉及在完成器件成形的晶片状态下，仅对产生缺陷的该芯片作三维检查的一种半导体器件的三维缺陷分析方法。
随着半导体器件的高度集成化，为使存储容量最大，使晶片的各层结构排列成三维复杂的形式。并且，对于用于缺陷分析的观察视点也要求多元化。
过去，虽然用于检查在多层结构半导体器件衬底上形成的图形缺陷的开窗蚀刻(ウインド-エッチング)技术已被公开，该方法是这样的一种方法通过蚀刻露出局部部位，应用按从缺陷处上层部位至下层部位的顺序除去缺陷处的上层部的分离处理(Deprocessing)技术，对缺陷作二维分析。
然而，已有的开窗蚀刻技术存在制作使缺陷层露出的试验片极为费时的问题。并且为了分析在层间产生的缺陷，问题还在于，一项使缺陷处上部层露出分析之后，在第二阶段要分层露出观察缺陷处的下部层，必须实施蚀刻处理直至缺陷处的最下层，所以在蚀刻处理过程中往往除掉缺陷处。
因此，本发明的目的在于提供了一种半导体器件的三维缺陷分析方法，在制造工艺完成后的晶片中，对在芯片的金属布线层中产生的缺陷作三维检查。
本发明目的还在于提供一种半导体器件的三维缺陷分析方法，在制造工艺结束后的晶片中，对在芯片的多晶硅层中产生的缺陷作三维检查。
根据本发明的半导体器件的三维缺陷分析方法，包括以下工序在具有第一及第二金属布线和所述第二金属布线上形成保护膜和在所述第一及第二金属布线之间形成绝缘层的两层布线结构的半导体器件中，除含有缺陷处的一定部位外，在整个保护面上涂敷感光膜；在所述感光膜之上和晶片的侧面涂敷乙烯树脂；除掉所述第二金属布线上露出的保护膜；经蚀刻除去位子露出的第二金属布线层和下部的第一金属布线层之间的绝缘膜；用扫描电子显微镜(SEM)调节倾斜角和旋转角观察经蚀刻所述绝缘膜露出的两层金属布线。
根据本发明的另一个半导体器件的三维缺陷分析方法，包括以下工序在含有保护膜、金属布线、绝缘层、四层多晶硅的存储器件中，将感光膜涂敷在除包括芯片的缺陷处的一定部位以外的晶片上(所述芯片是在使存储器件集聚在晶片上的芯片中产生缺陷的芯片)将乙烯树脂涂敷在所述感光膜上和晶片的侧面；在没有涂敷所述感光膜及乙烯树脂的部分中供应不同气体对上部层等作各向异性干蚀刻平整化处理，使只留下构成存储电容器(StorageCapacitor)的下部多晶硅柱状部分；除去乙烯部分，把乙烯树脂下部的感光膜作为掩模用湿式蚀刻除去多晶硅之间的绝缘层；用扫描电子显微镜调节倾斜角和旋转角观察露出的多晶硅。
附图的简要说明图1A和图1B涉及本发明第一实施例，是用于说明在形成两层金属布线的半导体晶片的金属布线层中产生缺陷时的缺陷检查用试验片制造过程的说明图；图2A和图2B涉及本发明第二实施例，是用于说明包括四层多晶硅的半导体晶片缺陷检查用试验片制造过程的说明图。
以下参照
本发明最佳实施例。
第一实施例形成如DRAM半导体器件的工序结束之后，分别对不同芯片做位标志测试(Bitmap test)的结果，在硅衬底1上形成的绝缘膜或金属布线层中，产生如空隙和接触断开的不良组织时的晶片剖面展示于图1A中。在该图中，X标记展示的部分为缺陷处。
在这样的缺陷检查第一过程中，将感光膜3涂敷在除要分析的部位(标X部分)以外部分。涂敷该感光膜是为了防止在蚀刻处理中会产生的试验片表面损伤，涂敷感光膜3的优点在于下一个除去工序易进行并且安全。即通过使用丙酮的湿蚀刻易于进行除去工序，在低温干燥处理状态下可利用使用氧气(O2)的干蚀刻处理。在本发明的方法中，在涂敷感光膜3之后用60～70℃的热金属板，不作低温干燥处理，只是除在缺陷处外，敷盖符合晶片大小的乙烯树脂4。
上述工序一结束，利用干蚀刻法一点点地除去直达包括缺陷处层的正上面层。在这过程中，通过利用等离子体的干蚀刻法除掉图形层2最上层的保护膜(钝化薄膜)。这时蚀刻室所获得的气体比率为CF4∶O2＝10∶1。
除掉保护膜之后，利用缺陷状态特性，从下面的2个蚀刻技术中挑选应用。即根据判定在电测定结果中显示的缺陷状态是否具有发生于两层金属布线层的整体性(Global)，是否产生于四层多晶硅层的局部性(Partial)或少量(Bit)性来挑选应用蚀刻法。
图1B作为在两层金属布线层中产生的整体性缺陷发生时而应用本发明的例子，中央截面部位上层部是第二金属布线层2b；下部层是第一金属布线2a；没有露出的周围部分是感光膜3。
在该状态下使用RIE(活性离子刻蚀器)装置通过等离子体蚀刻法首先除去金属布线层间绝缘层等。在本发明的方法中使用去除所述绝缘膜的供给气体与去除保护膜情况一样，为CF4+O2。经蚀刻处理后，当用SEM调节观察倾斜角和转动角时，可立体地分析金属布线层之间。
第二实施例图2A是在四层多晶硅中产生缺陷的例子。在图形层12上形成的四层多晶硅由用于栅电极的多晶硅、用于位线的多晶硅、用于存储结触点的多晶硅及用于形成置于存储结触点用多晶硅上部的电容的多晶硅等四种组成。
在用所述的方法除掉保护膜之后，用供给的Cl2+BCl2气体去除露出的金属布线层。接着，还用CF4+O2气体除去平板状排列的四层多晶硅层等。并且在图2B中展示了除去用于形成金属布线层和绝缘层及电容器的多晶硅(4层多晶硅)的状态剖面图。
这里， 如果应用称之为三维多晶硅构架反向描述(3-D PolysiliconSkeleton Reverse Delineation)的选择蚀刻技术，则可立体分析在多晶硅层中发生的缺陷。有关用所述三维多晶硅构架反向描述的选择蚀刻法公开于美国专利5,498,871号中。即用研磨类型(Barrel type)的等离子蚀刻(使用气体CF4+O2)仅留下触点12c而除去盖住下部层的存储结之后，用对多晶硅和氧化物选择性非常好的稀释HF(混合比率为H2O∶HF＝20∶1)溶液除去所有氧化膜，应用只使多晶硅层露出的特定技术制作处理试验片，使得能够总括分析观察发生在多晶硅层中的全部缺陷。这时在由稀HF溶液所形成的蚀刻处理中，如图2C所示，摘去盖着试验片的乙烯塑料罩14，在涂敷了感光膜13的状态下作化学处理。
图2D是表示除去多晶硅之间的氧化膜的状态图，用湿式蚀刻在衬底11上露出部分只剩下多晶硅12a、12b、12c。
经过像这样的工序后，用KLA和Tensor等的微粒(パ-チクル)检查装置及可座标互换的SEM装置观察发生于多晶硅中的缺陷。观察过的缺陷由于可与在工艺中测定了的微粒或缺陷座标位置的比较分析，所以大大促进最佳缺陷分析的确立。
在如上所述的本发明的缺陷分析方法中，晶片的任意芯片中产生缺陷时，为了分析其缺陷，不切断晶片，仅对要分析的局部部位使用特定的选择蚀刻法，可总括地分析在该部位产生的所有缺陷，所以在用与KLA和INSPEX装置可互换坐标的SEM装置分析的情况下，可比较评价在多层中产生的物理缺陷和包括在工艺中测定了的微粒的缺陷数据，可构成统计性不良分析体制。
在此，有关本发明的特定实施状态用附图及文字作了说明，尽管如此，在本发明的权利要求范围内，同行者仍然可作出修正和变更。因此权利要求只是本发明构思和范围，可理解为包括有修正和变形。
权利要求
1.一种半导体器件的三维缺陷分析方法，包括在具有第一及第二金属布线和所述第二金属布线上形成的保护膜和在所述第一及第二金属布线之间形成绝缘层的两层布线结构的半导体器件中，其特征在于包括以下工序除含有缺陷处的一定部位外，在整个保护面上涂敷感光膜；在所述感光膜上和晶片的侧面涂敷乙烯树脂；除掉所述第二金属布线上露出的保护膜；经蚀刻除去位于露出的第二金属布线层和下部的第一金属布线层之间的绝缘膜；用扫描电子显微镜调节倾斜角和旋转角观察经蚀刻所述绝缘膜露出的两层金属布线。
2.如权利要求1所述的半导体器件的三维缺陷分析方法，其特征在于，所述蚀刻保护膜时供给CF4∶O2＝10∶1的气体。
3.如权利要求1所述的半导体器件的三维缺陷分析方法，其特征在于，所述绝缘膜的蚀刻是使用反应性离子的干式蚀刻法。
4.一种半导体器件的三维缺陷分析方法，包括含有保护膜、金属布线、绝缘层、四层多晶硅的存储器件，其特征在于包括以下工序将感光膜涂敷在除包括芯片的缺陷处的一定部位以外的晶片上，所述芯片是在使存储器件集聚在晶片上的芯片中产生缺陷的芯片；将乙烯树脂涂敷在所述感光膜上和晶片的侧面；在没有涂敷所述感光膜及乙烯树脂的部分中供应不同气体对上部层等作各向异性干蚀刻平整化处理，而只留下构成存储电容器的下部多晶硅柱部分；除去乙烯部分，把乙烯树脂下部的感光膜作为掩模用湿式蚀刻除去多晶硅之间的绝缘层，用扫描电子显微镜调节倾斜角和旋转角观察露出的多晶硅。
5.如权利要求4所述的半导体器件的三维缺陷分析方法，其特征在于，在所述湿式蚀刻中使用H2O∶HF＝20∶1的混合溶液。
全文摘要
一种在制成半导体器件的晶片中，仅检查产生缺陷的该芯片的半导体器件三维缺陷分析方法，其工序包括除含有缺陷处的一定部位外，在整个保护面上涂敷感光膜；在所述感光膜上和晶片的侧面涂敷乙烯树脂；除掉所述第二金属布线上露出的保护膜；经蚀刻除去位于露出的第二金属布线层和下部的第一金属布线层之间的绝缘膜；用扫描电子显微镜调节倾斜角和旋转角观察经蚀刻所述绝缘膜露出的两层金属布线。
文档编号H01L21/3065GK1150331SQ9611221
公开日1997年5月21日 申请日期1996年7月19日 优先权日1995年7月19日
发明者具政会 申请人:现代电子产业株式会社