低导通电阻ldmos 的结构及制作方法
【技术领域】
[0001] 本发明涉及半导体集成电路制造领域，特别是涉及低导通电阻LDM0S的结构及制 作方法。
【背景技术】
[0002] 在0. 18iimB⑶工艺中，使用常规STI(浅槽隔离）作为LDM0S(横向扩散金属氧 化物半导体）漂移区场板介质，如图1所示。
[0003] 作为隔离使用的STI，其深度一般约为3300A，角度约为80度。仿真和实际的硅结 果表明，LDM0S的导电通路上的Idlin(线性区电流）受这层STI的影响很大，但是由于STI 的深度和刻蚀角度的限制，LDM0S的耐压和导通电阻无法做到最优化，所以无法实现低导通 电阻的LDM0S。
【发明内容】
[0004] 本发明要解决的技术问题之一是提供一种低导通电阻LDM0S的结构，它可以提升 LDM0S的耐压和导通电阻性能。
[0005] 为解决上述技术问题，本发明的低导通电阻LDM0S的漂移区采用超浅槽隔离结 构，漂移区两侧采用常规浅槽隔离结构。
[0006] 本发明要解决的技术问题之二是提供上述结构的低导通电阻LDM0S的制作方法， 其形成浅槽隔离结构的步骤包括：
[0007] 1)用掩膜遮住有源区，通过光刻刻蚀，在漂移区两侧形成常规浅槽隔离结构的沟 槽；
[0008]2)用掩膜定义超浅槽隔离结构的图形，通过光刻刻蚀，在漂移区形成超浅槽隔离 结构的的沟槽；所述超浅槽隔离结构的深度浅于所述常规浅槽隔离结构的深度；
[0009] 3)在所述常规浅槽隔离结构和超浅槽隔离结构的沟槽内淀积二氧化硅，进行化学 机械研磨，形成常规浅槽隔离结构和超浅槽隔离结构。
[0010] 所述超浅槽隔离结构的深度为2000A。
[0011] 所述超浅槽隔离结构的刻蚀角度为70度。
[0012] 本发明通过在LDM0S结构中引入一层较浅的STI作为LDM0S漂移区场板介质，并 优化其刻蚀的深度和角度，使LDM0S的导通电阻性能较常规STI工艺场板结构的LDM0S的 导通电阻提升了 30%以上。
【附图说明】
[0013] 图1是本发明的带STI结构的LDM0S的结构示意图。其中，STI1为常规STI，STI2 为超浅STI。
[0014] 图2?图3是对本发明的LDMOS进行STI2深度仿真得到的仿真结果图。图中STI2 的刻蚀角度均为80度。
[0015] 图4是对本发明的LDM0S进行STI2角度仿真得到的仿真结果图。图中STI2的深 度均为2500A。
[0016] 图5?图7是本发明在LDM0S中制作STI结构的工艺流程示意图。
【具体实施方式】
[0017] 为对本发明的技术内容、特点与功效有更具体的了解，现结合附图，详述如下：
[0018] 本发明的低导通电阻LDM0S的结构如图1所示，其漂移区两侧采用常规深度的 STI(即STI1)，漂移区内采用深度明显浅于常规STI的超浅STI(即STI2)。
[0019] 在制作本发明的带STI结构的LDM0S前，本发明先对30VLDM0S进行了STI2深度 和角度的仿真。
[0020]STI2深度仿真结果参见表1和图2、3所示：
[0021] 表1STI2深度仿真结果
[0022]
【主权项】
1. 低导通电阻LDMOS的结构，其特征在于，该LDMOS的漂移区采用超浅槽隔离结构，漂 移区两侧采用常规浅槽隔离结构。
2. 根据权利要求1所述的LDMOS的结构，其特征在于，所述超浅槽隔离结构的深度为 2000 A0
3. 根据权利要求1或2所述的LDMOS的结构，其特征在于，所述超浅槽隔离结构的刻蚀 角度为70度。
4. 权利要求1所述低导通电阻LDMOS的制作方法，其特征在于，该LDMOS的浅槽隔离结 构的形成步骤包括： 1) 用掩膜遮住有源区，通过光刻刻蚀，在漂移区两侧形成常规浅槽隔离结构的沟槽； 2) 用掩膜定义超浅槽隔离结构的图形，通过光刻刻蚀，在漂移区形成超浅槽隔离结构 的的沟槽；所述超浅槽隔离结构的深度浅于所述常规浅槽隔离结构的深度； 3) 在所述常规浅槽隔离结构和超浅槽隔离结构的沟槽内淀积二氧化硅，进行化学机械 研磨，形成常规浅槽隔离结构和超浅槽隔离结构。
5. 根据权利要求4所述的方法，其特征在于，所述超浅槽隔离结构的深度为2000 A。
6. 根据权利要求4或5所述的方法，其特征在于，所述超浅槽隔离结构的刻蚀角度为 70度。
【专利摘要】本发明公开了一种低导通电阻LDMOS的结构，其漂移区采用超浅槽隔离结构，漂移区两侧采用常规浅槽隔离结构。本发明还公开了上述结构的低导通电阻LDMOS的制作方法，其浅槽隔离结构的形成步骤包括：1)用掩膜遮住有源区，光刻刻蚀，在漂移区两侧形成常规STI的沟槽；2)光刻刻蚀，在漂移区形成超浅STI的沟槽；3)在沟槽内淀积二氧化硅，化学机械研磨，形成常规STI和超浅STI。本发明通过在LDMOS结构中引入一层较浅的STI作为LDMOS漂移区场板介质，并优化其刻蚀的深度和角度，使LDMOS的耐压和导通电阻性能得到了大幅提升。
【IPC分类】H01L29-78, H01L29-06, H01L21-265, H01L21-336
【公开号】CN104538309
【申请号】CN201410853546
【发明人】邢军军
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2015年4月22日
【申请日】2014年12月31日