光生伏打元件及其制造方法
【技术领域】
[0001]本发明涉及一种光生伏打(photovoltaic)元件及其制造方法，特别涉及一种将非晶半导体层和晶体半导体基板合起来构成的异质结型的光生伏打元件及其制造方法。
【背景技术】
[0002]使用晶体系半导体基板的晶体系太阳能电池的光电变换效率高，特别是使用晶体硅基板的晶体硅太阳能电池已经广泛实用化。其中尤其是在将非晶或微晶半导体薄膜用作导电性薄膜的异质结型太阳能电池中，开发出在该导电性薄膜与晶体基板之间具有本征的半导体薄膜的太阳能电池。该太阳能电池具有处于晶体表面与导电性薄膜之间的本征半导体膜使表面的缺陷钝化、且防止因来自导电型薄膜的杂质扩散和载流子(carrier)的再结合引起的损失的作用，因此能够得到高的开路电压。因而，光电变换效率高。
[0003]在这种太阳能电池中，在特性提高上需要在维持高的开路电压的同时提高短路电流和填充因子。为了提高短路电流，重要的是具有尽可能多的在光学上和电气上有效的入射面以吸收更多的光。另外，关于填充因子，需要在元件的整个范围上尽可能地降低串联电阻并且充分提高并联电阻。为此，重要的是配置透明导电膜使得在电气上串联电阻足够低。
[0004]为了实现该理想的状况，需要在基板的整面上覆盖用于使缺陷钝化的钝化膜，从其上在基板的受光面(入射面)的整面上覆盖作为发射层的具有与基板不同的导电类型的半导体层，且用透明导电膜覆盖在基板的入射面形成的发射层的整面。而且，同时需要用与基板相同的导电类型的半导体层覆盖背面，且用电极覆盖所述半导体层。
[0005]但是，从现实来讲，在半导体层的制作中，在以往使用的CVD法中，有时膜围绕到制膜对象的面以外的基板侧面、相反侧的面而堆积。由此，在基板的端部附近，有时接合不按设计那样形成，无法进行载流子收集而引起特性的降低。另外，在以往作为透明导电膜的制膜方法而使用的溅射法中也同样地，膜不仅在主面，还围绕到侧面而被制膜。由此，在侧面、膜对象的面的端部或相反侧的面的端部，正负极的电极发生短路，容易引起特性的劣化。
[0006]因此，在专利文献I中公开了如下技术:以从晶体半导体基板的第I主面围绕至侧面的方式堆积本征非晶半导体、第2导电类型的非晶半导体层以及导电性薄膜，且以围绕至第2主面以及侧面的方式堆积本征非晶半导体、第I导电类型的非晶半导体以及导电性薄膜，之后利用激光等在某一个主面上形成槽，从而将正负极的电极分离，在防止泄漏的同时最大限度地确保钝化膜的有效区域。
[0007]然而，在形成有不同的导电类型的接合的面上形成了槽的情况下，虽然能够防止泄漏，但是在形成了槽的外侧的区域中无法进行载流子的收集而有效面积减少。另外，在形成有同一导电类型的接合的面上形成了槽的情况下，正负的电极通过基板而短路，无法忽视泄漏电流，因此特性的劣化显著。在任一个情况下，都需要用于形成槽的追加工序，由于在钝化膜和导电性膜上形成槽而工艺变得繁杂。
[0008]在专利文献2中公开了如下结构:在晶体半导体基板的背面侧，使用掩膜将本征半导体层和导电型半导体层以比基板小的面积按顺序进行制膜，由此防止基板端部的泄漏。公开了如下技术:或者，先在基板整面上堆积本征半导体层，之后堆积导电型半导体层，由此使整面钝化。
[0009]但是，在以比基板小的面积堆积本征半导体层的方法中，在背面的一部分不存在本征半导体层，无法进行表面的钝化，因此导致所生成的载流子再结合，导致特性显著降低。另外，在先在基板整面上堆积本征半导体层的方法中，虽然钝化膜形成在基板整面，但是不存在防止因堆积在其上的透明导电膜引起的端部处的泄漏的手段，会引起开路电压和短路电流的降低。
[0010]在专利文献3中公开了如下技术:在单晶硅基板的第I主面上将第I导电类型非晶硅层和电极层进行制膜，之后以防止泄漏的目的来形成接触防止层，之后在第2主面上形成第2导电类型非晶硅层和电极层。
[0011]但是，需要用于形成防止泄漏的接触防止层的追加工序，而且仅在侧面形成厚的绝缘层的工艺其量产性差，并不容易。而且，需要在第2主面上形成非晶半导体层之前在第I主面上形成电极层，此时在第2主面的端部处对于不存在钝化膜的基板表面容易引起因电极层的围绕引起的接触，引起有效面积减少、并且招致开路电压降低等特性的劣化。
[0012]专利文献1:日本专利第3349308号公报
[0013]专利文献2:日本专利第3825585号公报
[0014]专利文献3:日本特开2011-60971号公报
【发明内容】
[0015]发明要解决的问题
[0016]然而，根据上述以往的技术，存在如下问题:为了防止泄漏电流而需要追加复杂的工艺，或者为了防止泄漏电流而需要将有效面积限制成比基板小，引起效率的降低。
[0017]本发明是鉴于上述情况而完成的，其目的在于得到一种不需要新的追加工艺、将有效面积设为基板的受光面侧的主面和侧面的整面、高效率、且能够防止泄漏电流的光生伏打元件及其制造方法。
[0018]用于解决问题的方案
[0019]为了解决上述问题并达到目的，本发明的光生伏打元件的特征在于，具备:第I导电类型的半导体基板，具备第I主面、侧面以及第2主面；第2导电类型的半导体层，以覆盖所述半导体基板的整个所述第I主面并从所述第I主面经过所述侧面覆盖所述第2主面的周缘部的方式形成；第I本征半导体层，介于所述第2导电类型的半导体层与所述半导体基板之间；第I透明导电膜，以与所述第2导电类型的半导体层抵接并从所述第I主面到达至所述侧面的方式形成；第I导电类型的半导体层，形成于所述半导体基板的所述第2主面；第2本征半导体层，介于所述第I导电类型的半导体层与所述半导体基板之间；以及第2透明导电膜，在所述半导体基板的第2主面设置成与所述第I导电类型的半导体层上抵接。而且第2透明导电膜形成为端部位于比所述半导体基板的第2主面的外缘更靠内侧的位置，形成为在从第2透明导电膜的端部朝向半导体基板表面的法线上不与所述第I透明导电膜相交，在所述第2主面上的、所述第I透明导电膜的端部与所述第2透明导电膜的端部之间具备按所述第I本征半导体层、所述第2导电类型的半导体层、所述第2本征半导体层、所述第I导电类型的半导体层的顺序层叠的构造、或按所述第I本征半导体层、所述第2导电类型的半导体层、所述第I导电类型的半导体层的顺序层叠的构造中的任一方。
[0020]发明的效果
[0021]根据本发明，在半导体基板的第I主面、侧面以及第2主面的周缘部处，具备实质上本征的半导体层(本征半导体层)以及具有与半导体基板不同的导电类型的半导体薄膜，且在第I主面和侧面上具有第I透明导电膜，在第2主面上具备本征半导体层以及具有与半导体基板相同的导电类型的半导体层，在其上具有面积比半导体基板小的第2透明导电膜。而且，在第2主面上，在第I透明导电膜的端部与第2透明导电膜的端部之间将本征半导体以及具有与半导体基板不同的导电类型的半导体薄膜、本征半导体层以及具有与半导体基板相同的导电类型的半导体层按该顺序具备，由此抑制半导体基板的端部处的与第I透明导电膜之间的泄漏电流。并且，确保第I透明导电膜与第2透明导电膜间的间隔，以及在端部处也确保各个膜的顺序，形成pin结或pn结，因此与基板之间的接合中的正向电流有效地流动，且阻止在半导体薄膜表面/界面、半导体薄膜端面流动的反向电流，从而正常地维持电荷的流动，使得能够发挥集电效果并发挥电池功能，并且防止泄漏电流。通过该结构，不需要追加新的膜或复杂的追加工艺，而仅通过各层的端部控制来使光学上和电气上的有效面积最大，且不仅能够防止第I透明导电膜与第2透明导电膜间的泄漏电流，还能够防止半导体基板与第I透明导电膜之间的泄漏电流。
【附图说明】
[0022]图1是表示本发明的实施方式I的光生伏打元件的截面图。
[0023]图2是表示本发明的实施方式I的光生伏打元件的制造工序的图，(a)?(C)是工序截面图。
[0024]图3是表示在本发明的实施方式I的光生伏打元件的制造中的CVD装置的截面示意图，(a)是表示在第2导电类型的半导体层的形成中使用的CVD装置的截面示意图，(b)是表示在第I导电类型的半导体层的形成中使用的CVD装置的截面示意图。
[0025]图4是表示本发明的实施方式I的光生伏打元件的制造工序的流程图。
[0026]图5是表示本发明的实施方式I的光生伏打元件与比较例的输出特性的比较图。
[0027]图6是表示本发明的实施方式2的光生伏打元件的截面图。
[0028]图7是表示本发明的实施方式2的光生伏打元件的制造工序的流程图。
[0029]图8是表示本发明的实施方式3的光生伏打元件的截面图。
[0030]图9是表示本发明的实施方式3的光生伏打元件的制造工序的流程图。
[0031]图10是表示本发明的实施方式4的光生伏打元件的截面图。
[0032]图11是表示本发明的实施方式4的光生伏打元件的制造工序的流程图。
[0033]图12是表示比较例的光生伏打元件的截面图。
[0034]图13是表示本发明的实施方式5的光生伏打元件的截面图。
[0035]图14是表示本发明的实施方式5的光生伏打元件的制造工序的流