使用于多裸晶集成电路的有弹性尺寸的裸晶的制作方法
【技术领域】
[0001]本发明涉及集成电路(1C)。更确切地说，本发明涉及使用多个裸晶形成的集成电路。
【背景技术】
[0002]多裸晶集成电路(IC)是多个裸晶置放在单个封装内的一类1C。多裸晶IC也可被称作“封装中系统”或“SiP”。多裸晶IC可包含电路结构，所述电路结构允许裸晶在单个封装内以比待实施为单独的IC或实施为安装在印刷电路板上的个体IC封装的裸晶将实现的速度更快的速度彼此通信。
[0003]产生用于现代集成电路的掩模组代价高昂。“掩模组”指代定义用于半导体制造的平板印刷步骤的几何结构的电子数据。所产生的每个实体掩模被称作“光掩模”。短语“掩模组”指代制造特定裸晶所需的所述光掩模的集合。
[0004]由于每个裸晶需要掩模组，可发现多裸晶IC的光掩模成本可能远远超过单裸晶IC的光掩模成本。额外的成本延伸到开发出多裸晶IC的不同变化(例如，产品线或产品族)的情况。通常，为多裸晶IC创建额外产品线涉及切换多裸晶IC的一或多个裸晶以有利于一或多个其它的替代裸晶，例如，视产品线要求而定的具有较大或较小容量的裸晶。不幸的是，针对在创建多裸晶IC产品族中所使用的每个裸晶产生掩模组的需要可能成本过高。
【发明内容】
[0005]集成电路(IC)结构可包含第一裸晶和第二裸晶。第二裸晶可包含第一基底单元和第二基底单元。第一基底单元和第二基底单元中的每一者是独立的。在第二裸晶内的第一基底单元与第二基底单元之间没有信号通过。所述IC结构还可包括插入层。所述插入层可包含将第一裸晶耦合到第一基底单元的第一多个裸晶间导线、将第一裸晶耦合到第二基底单元的第二多个裸晶间导线，以及将第一基底单元耦合到第二基底单元的第三多个裸晶间导线。
[0006]视情况地，第一基底单元和第二基底单元可为相同的。另外或替代地，第一基底单元和第二基底单元由不包含电路元件的划线区域隔开。
[0007]视情况地，第一裸晶可包括第一联合测试行动小组接口 ；第一基底单元可包括第二联合测试行动小组接口 ；且第二基底单元可包括第三联合测试行动小组接口。对于一些此类裸晶，第二联合测试行动小组接口可提供对第二联合测试行动小组接口的测试数据输入信号进行寄存的第一操作模式及不对第二联合测试行动小组接口的测试数据输入信号进行寄存的第二操作模式。对于一些此类裸晶，第三联合测试行动小组接口提供对第三联合测试行动小组接口的测试数据输入信号进行寄存的第一操作模式及不对第三联合测试行动小组接口的测试数据输入信号进行寄存的第二操作模式。
[0008]第二联合测试行动小组接口可包含缓冲器，所述缓冲器经配置以接收联合测试行动小组信号并产生所述联合测试行动小组信号的经缓冲版本作为输出。
[0009]插入层可包含裸晶间导线，所述裸晶间导线将第一基底单元的测试数据输入引脚与第二基底单元的馈通旁路引脚耦合，其中所述裸晶间导线在第一基底单元与第二基底单元之间形成未寄存的信号路径。第三联合测试行动小组接口可包含:测试数据输入引脚，所述引脚通过所述插入层的裸晶间导线耦合到第二联合测试行动小组接口的测试数据输出引脚；寄存器，所述寄存器耦合到测试数据输入引脚并经配置以产生在测试数据输入引脚上接收到的信号的寄存版本作为第三联合测试行动小组接口的第一中间测试数据输出信号；以及选择器电路，所述选择器电路经配置以根据第三联合测试行动小组接口的操作模式将第一中间测试数据输出信号或未寄存的第二中间测试数据输出信号传递到第二基底单元的测试数据输出引脚。
[0010]视情况地，每一基底单元可包含联合测试行动小组接口，所述接口包括:联合测试行动小组控制器，所述控制器经配置以接收测试数据输入信号并产生所述测试数据输入信号的寄存版本作为第一中间测试数据输出信号；第一选择器，所述第一选择器经配置以在所述联合测试行动小组控制器的控制下传递馈通旁路信号或所述测试数据输入信号作为第二中间测试数据输出信号；以及第二选择器，所述第二选择器经配置以在所述联合测试行动小组控制器的控制下传递第一中间测试数据输出信号或第二中间测试数据输出信号。
[0011]视情况地，第一基底单元可包含通过第二多个裸晶间导线耦合到第一裸晶的动态配置端口 ；且第二基底单元可包含通过第三多个裸晶间导线耦合到第二裸晶的动态配置端口。第一基底单元可经配置以实施多个操作模式中的一个模式；且第二基底单元可经配置的以实施独立于所述第一基底单元的操作模式的多个操作模式中的一个模式。
[0012]用于IC的联合测试行动小组控制器可包含:联合测试行动小组控制器，所述控制器经配置以接收测试数据输入信号并产生所述测试数据输入信号的寄存版本作为第一中间测试数据输出信号；第一选择器，所述第一选择器经配置以在所述联合测试行动小组控制器的控制下传递馈通旁路信号或所述测试数据输入信号作为第二中间测试数据输出信号；以及第二选择器，所述第二选择器经配置以在所述联合测试行动小组控制器的控制下传递第一中间测试数据输出信号或第二中间测试数据输出信号。
[0013]集成电路裸晶可包含第一基底单元和第二基底单元。第一基底单元和第二基底单元中的每一者为独立的，由划线区域隔开，并且在集成电路裸晶内的第一基底单元与第二基底单元之间没有信号通过。
【附图说明】
[0014]图1为说明集成电路结构(IC结构)的地形视图的第一框图。
[0015]图2为说明IC结构的横截面侧视图的第二框图。
[0016]图3为说明用于可编程裸晶的示范性架构的第三框图。
[0017]图4为说明示范性晶片的第四框图。
[0018]图5为说明IC结构的地形视图的第五框图。
[0019]图6为参照图1及2描述的IC结构的另一方面的第六框图。
[0020]图7为说明图6的接口的示范性实施的第七框图。
[0021]图8为说明图6的接口的示范性实施的第八框图。
[0022]图9为说明使用插入层的基底单元之间的联合测试行动小组连接性的第九框图。
[0023]图10为说明联合测试行动小组接口的第十框图。
[0024]图11为说明图10的联合测试行动小组接口的操作状态的表格。
【具体实施方式】
[0025]尽管本说明书以定义一或多个实施例的特征的权利要求作为结论，这些特征被看作是新颖的，但是应相信，通过考虑结合附图进行描述，一或多个实施例将得到更好的理解。根据需要，本说明书内揭示了一或多个详细的实施例。然而，应了解，所述一或多个实施例仅为示范性的。因此，本说明书内所揭示的的特定结构以及功能性细节并不解释为限制性的，而是仅作为权利要求书的依据以及作为用于教示所属领域的技术人员在实际的任何适当详细结构中以各种方式采用所述一或多个实施例的代表性依据。另外，本文所使用的术语以及短语并不意欲为限制性的，而是提供本文所揭示的一或多个实施例的可理解描述。
[0026]本说明书中所揭示的示范性结构涉及集成电路(1C)，并更确切地说，涉及使用多个裸晶形成的集成电路。根据本说明书中所揭示的创造性布置，由多个裸晶形成的IC(被称作“多裸晶1C”)可使用包含“N”个基底单元的至少一个裸晶来构造，其中N为整数值。基底单元形成在晶片上，在所述晶片中，基底单元是相同的并使用划线间隔开。基底单元可沿选定的划线实体分隔，以形成包含来自单个晶片的N个基底单元的裸晶，其中N等于1、2、
3、4 等。
[0027]一旦分成具有N个基底单元的裸晶(在本文中被称作基底单元裸晶)，那么每个基底单元裸晶可与单一封装内的一或多个其它裸晶组合以作为多裸晶1C。在一个方面中，可使用堆叠硅互连(SSI)技术组合多个裸晶。通过改变基底单元裸晶内的基底单元的数目，可产生不同的多裸晶IC产品而不会过度增加所需掩模组的数目。举例来说，具有两个基底单元的基底单元裸晶可与选定裸晶组合以形成第一多裸晶IC产品。从与具有两个基底单元的基底单元裸晶相同的晶片获得具有三个基底单元的基底单元裸晶，所述基底单元裸晶可与选定的裸晶组合以产生第二且不同的多裸晶IC产品。除了制造第一多裸晶IC产品需要的那些掩模组之外，第二多裸晶IC产品可在没有任何额外掩模组的情况下生产。
[0028]图1为说明IC结构100的地形视图的第一框图。IC结构100是多裸晶IC结构的实例。如所说明，IC结构100描绘可用于将IC的多个裸晶堆叠在单一封装内的封装方法的实例。IC结构100可包含插入层105、裸晶110以及裸晶115。
[0029]IC结构100是SSI技术的实例，且因此可被称作SSI结构。一般来说，SSI结构和/或SSI技术指代插入层用于耦合一或多个其它裸晶的多裸晶IC结构。所述插入层使用多种材料中的任一种形成并包含耦合安装在插入层上的两个或两个以上的不同裸晶的一或多个裸晶间导线。插入层还可包含一或多个硅通孔(TSV)。裸晶通常是使用焊料凸块耦合到插入层，但并不需要如此。
[0030]插入层105可以为具有平坦表面的裸晶，在所述平坦表面上可以水平地堆叠裸晶110以及裸晶115。如图所示，裸晶110及裸晶115可并排定位在插入层105的平坦表面上。虽然使用图1中的两个水平堆叠裸晶来实施，但IC结构100也可使用堆叠在插入层105的平坦表面上的超过两个裸晶来实施。举例来说，IC结构100可具有安装在插入层105的平坦表面上的3个、4个或更多个裸晶。在另一实施例中，裸晶115可垂直地堆叠在裸晶110的顶部上。在又一实施例中，插入层105可用作两个垂直堆叠裸晶之间的中间层。在所述情况下，插入层105可以使多裸晶IC封装内垂直堆叠的裸晶彼此分离。
[0031]插入层105可以为SSI装置的两个或两个以上的裸晶提供共同安装表面及电耦合点。插入层105可以充当用于裸晶之间的互连路由的中间层或充当用于IC结构100的接地层或电源平面层。在一个方面中，插入层105可以使用硅晶片衬底来实施，不论所述硅晶片衬底掺杂或未掺杂N型和/或P型杂质。插入层105的制造可包含允许一或多个金属互连层沉积的一或多个额外的处理步骤。这些金属互连层可包含铝、金、铜、镍、各种硅化物，和/或类似者。
[0032]插入层105可使用允许一或多个电介质或绝缘层(例如二氧化硅)沉积的一或多个额外的处理步骤来制造。一般来说，插入层105可实施为无源裸晶，因为插入层105可不包