混合计算模块的制作方法
【技术领域】
[0001] 本发明总体上涉及定制的系统芯片计算模块的结构，并且具体涉及包含完全集成 的功率管理系统的半导体载体的应用，其中功率管理系统以与共同位于半导体载体上的至 少一个通用的处理器管芯同步或兼容的速度，在至少一个安装在半导体载体上的存储器管 芯之间传送数据。
[0002] 本发明总体上涉及缩小高速计算模块的物理尺寸和成本的方法和装置。更具体 地，本发明介绍了灵活形成为专用用途设计的混合计算模块的方法和装置，所述专用用途 为当使用具有一般局限于高容量的市场应用的功能设计性能的较低成本的通用多核微处 理器芯片时，服务低市场容量应用。具体地，本发明教授了通过包含完全集成的功率管理系 统的半导体载体以高的（GHz频率）速度转换高的电流（功率）水平的方法的使用，以最大 化具有相当更多的基于堆栈的高速缓存存储器的一一需要很少或无需板上的基于堆的高 速缓存存储器一一多核微处理器芯片的使用率，从而在专门的低容量市场应用中实现更高 的性能、更小的整体系统尺寸以及降低的系统成本。
[0003] 1.【背景技术】
[0004] 直到最近，计算机性能中的增加遵循了声明晶体管集成密度每18个月将加倍的 摩尔定律（Moore'slaw)。尽管缩小晶体管尺寸的能力已导致更高的转换速度和更低的运 行电压，但是由于为超大数量的晶体管供电所需的大电流，通过调制解调器制造方法可获 得的超大规模的集成密度已导致计算机性能中的相应改进趋于平稳。制造为22nm制造模 式的硅芯片将消耗700W-平方英寸（W-inch2)的半导体管芯。更新数据并在管芯之间以及 跨越单个管芯的表面移动数据所需的该大电流消耗推动限制在非常低的转换速度的传统 功率管理电路的限制。通过要求功率管理位于距离处理器和存储器管芯很远的位置，由传 统功率管理系统生成的较大的热负载进一步降低了系统效率，从而增加了通过配电网络的 损耗。因此，需要提供一种通过提供包含生成足够低的热负载的功率管理系统的制造混合 计算模块来降低系统损耗的方法是可取的，其中该功率管理系统位于接近存储器和微处理 器管芯的位置。
[0005] 正如晶体管典型的情况，通过缩小功率场效应晶体管（FET)中的晶体管栅极电极 的表面积，传统功率管理中获得了更高的功率转换速度。在传统晶体管结构中，转换速度由 栅极电容根据下式得到限制：
[0006] f=I〇N/(CoxXffXLXVdd) (1)
[0007] 其中，
[0008] 限制转换频率 （Ia)
[0009] Iw=源电流（Ib)
[0010]Cqx=栅极电容（Ic)
[0011]W=栅极宽度 （Id)
[0012] L=栅极长度 （Ie)
[0013] Vdd=漏极电压（If)
[0014] 通过最小化栅极电容（Cra)、栅极电极表面积（WXL)来增大转换速度/频率。然而， 当管理大的低电压电流时，最小化栅极电极表面积以获得高转换速度在高功率系统（>1〇〇 瓦特）中强加了自限制约束，因为大的转换电流被迫经过小的半导体容量。产生的高电流 密度生成更高的导通电阻，其成为不想要的高的热负载的主要根源。现代计算平台需要非 常大的供应电流来运行，这是由于装配在处理器内核中的超大数量的晶体管。更高速度的 处理器内核需要功率管理系统来以更高的速度运行。通过最小化栅极电极表面积在功率管 理系统的功率场效应晶体管中获得更高的速度造成了非常高的电流密度，其相应地生成高 的热负载。高的热负载需要将复杂的热管理装置设计到装配的系统中，并且通常需要将功 率管理和处理器系统在物理上互相隔离，以用于最佳热管理。因此，需要提供一种产生混合 计算模块的方法和装置，该混合计算模块将功率管理装置靠近处理器内核嵌入，以减小损 耗并包含功率场效应晶体管，功率场效应晶体管以高的速度转换包含多个10至100安培的 大电流，而不产生大的热负载。
[0015] 调制解调器功率管理不能以与超大规模集成（"ULSI"）晶体管转换速度保持同 步的速度转换大的电流，这导致片上和片外数据瓶颈，因为没有足够的功率将数据从随机 存取存储器堆栈传送至处理器内核中。这些瓶颈使多核微处理器系统中的各个核未充分 利用，因为其等待数据被传递。具有最小高速缓存存储器的多核微处理器（四核以及更多 核）中的低的核利用率（〈25% )迫使制造商增加大的高速缓存存储器组到处理器管芯中。 该问题的普遍解决方案将30%或更多现代微处理器芯片分配给高速缓存存储器电路，实质 上，该方法仅仅掩饰了由转换在物理随机存取存储器组中附近储存的数据的不充足的功率 引起的"数据瓶颈"问题。该要求通过降低每个晶片的处理器管芯产量来削弱摩尔定律的 经济影响，因为微处理器管芯必须将与为逻辑功能专门保留的表面积相比的大量的表面积 分配给提供非处理器功能的晶体管组。对于多核X86处理器芯片中的高速缓存存储器来 说可用的处理器有效面积（realestate)的大的损耗在图1A、1B、1C中示出。图IA表示使 用45nm技术节点制造的Nehalem四核微处理器芯片1的比例图。芯片的表面积分配了 4 个微处理器内核2八、28、2(：、20、集成3〇1〇01?3存储器控制器3以及共享13高速缓存存储器 4。L3高速缓存存储器4占据了未分配给系统互连电路5A、5B的表面积的大概40%，或者 整个管芯表面积的约30%。类似地，使用32nm技术节点制造的Westmere双核微处理器芯 片6(图1B)将其整个可用的表面积的约35%分配给了L3高速缓存存储器7,以为其2个 微处理器内核8A、8B提供服务。使用32nm技术节点制造的Westmere-EP6核微处理器芯 片9 (图1C)将其整个可用的表面积的约35%分配给了L3高速缓存存储器10,以为其6个 微处理器内核1认、118、11(：、110、11￡、11?提供服务。更高的半导体芯片产量（每个晶片更 多的管芯）以及更低的系统成本可以在计算模块中获得，其增加了高速缓存存储器上的逻 辑功能专用的晶体管有效面积的比例。可以通过将功率管理系统集成至计算模块中来淘汰 大的片上高速缓存存储器，其以匹配微处理器内核占空比的速度转换大的电流。因此，需要 提供一种将微处理器内核利用率提高至超过50%-一优选地超过75%-一的水平，同时保 持分配给高速缓存存储器的有效面积小于整个管芯表面积的20%-一优选地小于整个管 芯表面积的10%的方法和装置，以最小化模块的尺寸和成本。
[0016] 摩尔定律的另外一个主要缺点是较小的技术节点上极高的制造成本。这些极端的 成本有可能极大地限制几乎最大应用中低成本计算应用的范围。图2A示出了根据制造技 术节点的用于光刻地用图案装饰嵌入集成电路总成内的单个材料层的掩模的平均成本。关 键技术目的为将整个电子系统集成在芯片上。然而，显著较高的掩模成本引起设计和平板 刻法成本因为更先进的技术节点（45nm&32nm)而飙升。图2B示出了每个功能（存储器、处 理器、控制器等）在不同的技术节点（65nm、45nm、32nm)之间的设计和平板刻法成本的变 化，其在90nm技术节点处标准化为制造成本，以用于为低容量20、中容量22和高容量（通 用）24技术应用提供服务的系统芯片（"SoC"）装置。增加设计和平板刻法成本引起制造为 更先进的技术节点（45nm和32nm)的SoC应用在低-容量20和中-容量22市场中比其制 造为不是很先进的技术节点（90nmand65nm)时的更加昂贵。这些成本约束引起通用SoC 应用24成为其中成本、尺寸和功率益处可以与更先进的技术节点同时获得的唯一的情况。 市场并不是单一的，这导致低和中应用在总体上占据整个市场容量。因此，需要提供一种 允许成本节约、尺寸和功率节约的方法和装置，该方法和装置使用将要集成至为更宽的实 用的低容量和中容量市场应用提供服务的混合SoC设计的通过更先进的技术节点（45nm、 32nm及其以上）制作的通用系统半导体系统实现。
[0017] 2.相关领域概述
[0018] 半导体工业缩小单个晶体管尺寸一一由此可以集成至硅芯片的表面的平方单位 中的晶体管的数量每年加倍一一的能力按照指数增长的路径推进计算性能。虽然该路径已 导致计算性能呈指数增长，以及芯片单元成本的实质性降低，但是摩尔定律还具有一些已 经开始限制工业选择的后果。首先，设计、掩模和制造成本呈指数增长。其次，有关长的设 计时间和极高的铸造成本的限制削减了市场中芯片制造者的数量。最后，如下文所强调的， 经过印刷电路板的信号的不完全迫使将更多的电路功能集成在单个的芯片上。
[0019] 当前的工业发展规划设想了完全系统芯片（"SoC")，其将所有的电路功能（处理 器、存储器、现场可编程性等）都放置在单个半导体芯片上。该想法从近代历史中脱颖而 出。由于经过印刷电路板的信号抑制了以微处理器时钟速度传送来自主存储器的数据的能 力，因此高速缓存存储器组成为所有CPU的必要条件。由于高速缓存存储器管理导致了单 线程CPU产生比使用市场可接受的热管理解决方案可以合理转移更多的热量，因此多核处 理器被开发成以较高的速度并行驱动大量晶体管，以与市场所需性能的呈指数增长保持同 步。如今2015年普遍接受的是，将不再可能供应足够的功率给多核微处理器以驱动所有的 晶体管和较高的速度。该行业提出的当前的解决方案是将所有电路的全部功能都集成在单 个SoC上。虽然这将不允许所有的晶体管同时运行，也将不允许它们以较高的速度运行，但 是该提出的解决方案将与该行业习惯的指数增长曲线保持同步。
[0020] 该解决方案所带来的问题将被市场接受。在1996年，美国国家半导体公司 (NationalSemiconductor)已经获得了将手提电脑集成在单个芯片上的所有知识产权。虽 然简单，但该解决方案由于多种原因而令人失望。首先，对于通用型解决方案来说，市场过 于分散。其次，市场变化过快，以至于不能消化产生通用型解决方案所需的2-年的最短设 计周期。经济历史清楚地证明了灵活的混合解决方案对于更广阔的市场中的系统合并是非 常优选的解决方案。
[0021] 3.术语的定义
[0022] 术语"有源组件"或"有源元件"在这里理解为其传统定义：需要电功率来运行并 能够产生功率增益的电路的元件。
[0023] 术语"原子性（atomicity) "在这里理解为其传统含义：与计算和程序存储器利用 有关，即作为定义使用时根本未发生或完全完成了的操作的编程代码的不可分割的块。
[0024] 术语"高速缓存存储器"在这里指的是其传统含义：物理上位于微处理器管芯 上且用于储存堆栈变量和主存储器指针或地址的基于位的电存储器系统（electrical bit-basedmemorysystem)〇
[0025] 术语"化学复合物"、"组分复合物"、"化学上地复合"或"组分上地复合"在这里理 解为材料，如金属或超合金、化合物半导体或由元素周期表的三种（3)或更多种元素组成 的陶瓷。
[0026] 术语"芯片载体"在这里理解为构建在半导体基板中的互连结构，其中半导体基板 含有接线元件以及在一个或多个贴装在芯片载体的表面上的集成电路与它们可以连接的 较大的电系统之间按路线发送电信号的有源组件。
[0027] 术语"一致性（coherency) "或"存储器一致