被分配给基于堆栈的存储器功能。
[0066] 谐振晶体管栅极可以以600MHz和60GHz之间的速度转换功率。完全集成的功率 管理模块可以具有大于98%的效率。计算架构可以具有分配给基于堆栈的存储器功能的微 处理器管芯高速缓存存储器的70% -100%。查找表可以位于高速缓存存储器中或主存储 器中。主存储器资源可以提供基于堆栈和基于堆的存储器功能。存储器管理变量可以适于 指示查找表，以重新指定和/或重新分配主存储器地址。
[0067] 计算架构不是必须包括存储器管理算法，存储器管理算法预言性地管理基于堆栈 的存储器功能向混合计算机模块内的处理器管芯的高速缓存存储器的流入。计算架构处理 器管芯可以不具有高速缓存存储器。
[0068] 本发明的另一个实施例提供了一种混合计算模块，其包含：安装在半导体载体上 的多个半导体管芯，半导体载体包含基板，基板通过在载体基板上形成的导电轨迹和无源 电路网络滤波元件在多个所述半导体管芯之间提供电通信；具有谐振栅极晶体管的完全集 成的功率管理电路模块，谐振栅极晶体管以在所述多个半导体管芯之间同步传送数据和数 字处理指令集的速度转换大于0. 005A的电流；在多个半导体管芯中的至少一个微处理器 管芯，以及存储器组。
[0069] 混合计算模块可以包括附加的完全集成的功率管理模块，附加的完全集成的功率 管理模块与完全集成的功率模块频率不同步（〇ff-st印ped)，从而以较慢的转换速度为电 路元件供电。附加的完全集成的功率管理模块可以供应电力至基带处理器。多个半导体管 芯可以提供现场可编程性、主存储器控制/调处、特定应用、总线管理、或模数和/或数模功 能。微处理器管芯可以是CPU或GPU。微处理器管芯可以包含多个处理核。多个半导体管 芯可以提供CPU和GPU功能。
[0070] 形成半导体载体的基板可以是电绝缘的，具有大于101°欧姆-厘米（ohm-cm)的电 阻率。电绝缘基板可以是具有大于lOOW-nfi-r1的热导率的最大相（MAX-phase)材料。半 导体载体基板可以是半导体。形成半导体载体的半导体基板可以是硅、锗、硅-锗、或III-V 族化合物半导体。有源电路可以嵌入在半导体基板中。有源电路可以管理USB、音频、视频 或其它通信总线接口协议。有源电路可以是定时电路。
[0071] 微处理器管芯可以包含每处理器内核小于16兆字节或每处理器内核小于128千 字节的高速缓存存储器。存储器组可以是混合存储器立方体。存储器组可以包含静态动态 随机存取存储器功能。微处理器管芯可以服务于32位、64位、128位（或更大）计算架构。
[0072] 混合计算模块可以包含多个中央处理单元，每个用作分布式处理核。混合计算模 块可以包含配置为用作容错性计算系统的多个中央处理单元。混合计算模块可以与热电装 置热接触。混合计算模块可以进一步包含电光接口。
[0073] 本发明的另一个实施例提供了一种存储器管理架构，其包含：混合计算机模块，混 合计算机模块包括安装在半导体载体上的多个分立式半导体管芯，该多个分立式半导体管 芯进一步包含：包含谐振栅极晶体管的完全集成的功率管理模块；其中完全集成的功率管 理模块以匹配安装在混合计算机模块中的邻近微处理器管芯的时钟速度的速度同步转换 功率以提供实时存储访问；查找表，其选择引用数据和/或过程物理位于的主存储器中的 地址的指针；中断总线，当通过全局变量中的程序跳跃或变化记录警告时，中断总线停止处 理器加载；存储器管理变量，其使用查找表来选择下一个微处理器调用的数据集和/或过 程，当它们在处理单元中或处理单元外加载时，重新分配和指定匹配处理的数据或更新的 过程的要求的地址；以及，存储器组。
[0074] 存储器管理架构可以具有< 45%的包含处理器管芯电路的晶体管，其负责管理取 出/存储代码指令。存储器管理架构可以具有< 25%的微处理器管芯的电路，其专门用于 服务"取7"存"代码指令。存储器组可以是混合存储器立方体。混合计算模块可以利用算 法来提供高速缓存存储器命中与否的预测。混合计算模块可以不使用预测算法来管理高速 缓存存储器加载。程序堆栈可以包括指引存储器控制器至主存储器中可以复制和加载引用 的数据、过程或指令集到处理器内核中的物理位置的指针的序列列表。存储器组可以是静 态动态随机存取存储器。完全集成的功率管理模块可以以大于250MHz的速度或以600MHz 到60GHz范围内的速度转换功率。存储器管理架构可以在32位、64位、128位的计算平台 中运行。
[0075] 本发明的另一个实施例提供了一种通用计算操作系统，其包含混合计算机模块， 混合计算机模块进一步包含：具有在芯片载体的表面上单片形成的导电轨迹和无源组件网 络以维持和管理安装在芯片载体上的微处理器管芯之间的电信号通信的半导体芯片载体； 由安装在半导体芯片载体上邻近微处理器管芯的至少一个分立式存储器管芯组成的存储 器组；具有嵌入式谐振栅极晶体管的完全集成的功率管理模块，嵌入式谐振栅极晶体管从 主存储器以处理器时钟速度同步传送数据至微处理器；存储器管理架构和操作系统，其将 程序堆栈编译为指向在主存储器中存储元素代码块的地址的指针的集合；存储器控制器， 其继续地引用存储在程序堆栈中的指针并从主存储器取出由指针引用的程序堆栈条目的 副本，并加载副本至微处理器管芯中；中断总线，当记录全局变量的程序跳跃或变化的警告 时，中断总线停止加载过程并发送存储器管理变量至查找表；在程序跳跃之后在它重新发 起加载过程之前，使控制器重新定向至新的程序堆栈的查找表；以及在它重新发起加载过 程之前，取出并存储在它的主存储器中的主要位置中的全局变量的变化的查找表，其中在 不创建程序堆栈的任何部分的虚拟副本的情况下，直接映射程序堆栈至物理存储器并在上 面实时操作，程序堆栈的任何部分的虚拟副本随后通过期望的处理器使用最小数目的取出 /存储命令和操作循环存储和处理。
[0076] 全局变量中断查找表可以保持在物理存储器或高速缓存存储器中。程序跳跃查找 表可以保持在物理存储器或高速缓存存储器中。
[0077] 存储器组可以为微处理器管芯和服务于逻辑过程的其他半导体管芯管理所有基 于堆栈和基于堆的存储器功能。
[0078] 通用计算操作系统还可以包含安装在它上提供CPU、GPU、现场可编程性、主存储器 控制/调处、特定应用、总线管理、或模数和/或数模功能的多个半导体管芯。微处理器管芯 中的任何一个或全部可以奉献< 45%的它们的晶体管电路以服务于"取"/ "存"代码指令。 微处理器管芯中的任何一个或全部可以奉献< 25%的它们的晶体管电路专用于"取7"存" 代码指令。CPU管芯包含多个处理核。GPU管芯可以包含多个处理核。CPU和GPU管芯可以 包含多个处理核。
[0079] 全局变量中断查找表可以保持在物理存储器中或高速缓存存储器中。程序跳跃查 找表可以保持在物理存储器中或高速缓存存储器中。存储器组可以包含静态动态随机存取 存储器（SDRAM)。存储器组可以为微处理器管芯和服务于逻辑过程的其他半导体管芯管理 所有基于堆栈和基于堆的存储器功能。
[0080] 芯片载体基板可以是半导体。有源电路可以嵌入在芯片载体基板中。嵌入在半导 体基板内的有源电路可以管理USB、音频、视频和其它通信总线接口协议。微处理器管芯的 高速缓存存储器可以是每处理器内核小于16兆字节或每处理器内核小于128千字节。计 算模块可以包含用作分布式计算或容错性计算系统的多个微处理器管芯。
[0081] 操作系统可以包括附加的完全集成的功率管理模块，附加的完全集成的功率管理 模块与完全集成的功率模块频率不同步，从而以较慢的转换速度为电路元件供电。频率不 同步的附加的完全集成的功率管理模块可以为基带处理器供电。完全集成的功率管理模块 可以安装在半导体芯片载体上或可以在半导体芯片载体上形成。完全集成的功率管理模块 可以包含谐振栅极晶体管，谐振栅极晶体管以大于250MHz的速度或以600MHz到60GHz范 围内的速度转换功率。
[0082] 程序堆栈可以排序进入子部分，且并行加载到多个处理器内核中。发信号表明嵌 入任何程序堆栈子部分中的全局变量的变化的警告可以通过中断总线停止至所有处理器 内核的程序堆栈加载过程，直到在它的在主存储器中的主要位置更新全局变量，且全局变 量查找表重新发起至所有处理器内核的加载过程。管理全局变量更新的查找表可以位于主 存储器中。管理程序跳跃的查找表可以位于主存储器中。基于堆的存储器功能可以完全 位于主存储器中。基于堆的存储器和基于堆栈的存储器功能可以直接从主存储器中进行管 理。全局变量可以存储在主存储器中的仅一个主要位置。全局变量的主要位置可以是在静 态动态随机存取存储器（SDRAM)中。
[0083] 通用计算操作系统可以与热电装置热接触。通用计算操作系统还可以包含电光接 口。通用计算操作系统可以具有流水式至微处理器管芯的指令集。
[0084] 本发明的另一个实施例提供了一种具有操作系统的通用堆栈机器计算模块，计算 模块包含：混合计算机模块，混合计算机模块包含：具有在载体基板的表面上单片形成的 导电轨迹和无源组件网络以维持和管理安装在芯片载体上的特定应用集成电路（ASIC)处 理器管芯之间的电信号通信的半导体芯片载体，芯片载体被设计为具有匹配和支持结构程 序语言使它用作通用堆栈机器处理器的机器代码；主存储器组，其由安装在半导体管芯载 体上邻近ASIC处理器管芯的至少一个分立式存储器管芯组成；完全集成的功率管理模块， 其具有嵌入在其内的谐振栅极晶体管，谐振栅极晶体管以处理器时钟速度从主存储器同步 传送数据至ASIC处理器管芯；存储器管理架构和操作系统，其将程序堆栈编译为指向在主 存储器中的主要位置存储元素代码块的地址的指针的集合；存储器控制器，其继续地引用 存储在程序堆栈中的指针并从主存储器取出程序堆栈中的指针引用的条目的副本，并加载 副本至微处理器管芯中；中断总线，当记录全局变量的程序跳跃或变化的警告时，中断总线 停止加载过程并发送存储器管理变量至查找表；在程序跳跃之后在它重新发起加载过程之 前，使控制器重新定向至新的程序堆栈的查找表；在它重新发起加载过程之前，取出并存储 在它的主存储器中的主要位置中的全局变量的变化的查找表；其中堆栈机器计算模块的存 储器管理架构和操作系统将在期望的计算过程中使用的所有操作数组织为第一程序堆栈 内的线性序列集合，此外，将复杂的算法的原始元素（primitiveelement)编译为用作第二 程序堆栈中的运算子的可控列表的线性序列集合，然后以将第二程序堆栈中的运算子的可 控列表应用到操作数的线性序列集合以使用最小数量的指令集和操作循环来执行复杂的 算法的精确方式加载第一和第二程序堆栈至ASIC管芯中。
[0085] 程序堆栈可以被直接映射到物理存储器并在上面实时运行，而不需要创建被所需 的处理器随后储存并处理的程序堆栈的任何部分的虚拟副本。
[0086]ASIC处理器管芯可以使用机器代码，其中运算子使用后缀符号基于操作数运算。 通用堆栈机器计算模块可以适用于管理在迭代代码内运行的程序跳转，这通过使用最小数 量的取/存命令和运算周期来实现。
[0087] 程序堆栈可以被组织为后进先出（"LIFO"）结构。程序堆栈可以被组织为先进先 出（"FIFO"）结构。ASIC处