半导体器件的制作方法
【技术领域】
[0001]本发明涉及半导体器件，涉及适用于例如具有线圈的半导体器件的有效的技术。
【背景技术】
[0002]作为在输入的电信号的电位互不相同的两个电路之间传输电信号的装置，存在使用了光电耦合器的装置。光电耦合器具有发光二极管等发光元件和光电晶体管(Phototransistor)等受光元件，通过发光元件将输入的电信号转换为光，通过受光元件将该光复原为电信号，从而传输电信号。
[0003]另外，开发了使两个线圈感应耦合，从而传输电信号的技术。例如，在专利文献I (日本特开2009-302418号公报)中，公开了具有第I线圈、第I绝缘层、第2线圈的电路
目.ο
[0004]另外，在专利文献2(日本特开2003-309184号公报)中，公开了线圈和电容器形成在同一衬底上，具有多个层叠的线圈图案的复合模块。
[0005]另外，在专利文献3 (日本特开2009-141011号公报)、专利文献4(日本特开2004-311655号公报)及专利文献5 (日本特开2004-281838号公报)中，分别公开了密封环、金属防护件、保护环(guard ring)。
[0006]现有技术文献
[0007]专利文献
[0008]专利文献1:日本特开2009-302418号公报
[0009]专利文献2:日本特开2003-309184号公报
[0010]专利文献3:日本特开2009-141011号公报
[0011]专利文献4:日本特开2004-311655号公报
[0012]专利文献5:日本特开2004-281838号公报
【发明内容】
[0013]作为在输入的电信号的电位互不相同的两个电路之间传输电信号的技术，存在使用了上述“光电耦合器”的技术。然而，由于光电耦合器具有发光元件和受光元件，所以难以小型化。另外，在电信号的频率较高的情况下，变得无法跟踪电信号，另外，不能在125°C以上的高温下使其动作等，其采用存在极限。
[0014]另一方面，在使两个线圈感应耦合，从而传输电信号的半导体器件中，能够利用半导体器件的精细加工技术形成线圈，能够实现器件的小型化，而且电气特性也良好，希望该器件的开发。
[0015]因此，在使两个线圈感应耦合从而传输电信号的半导体器件中，也希望尽可能使f生會κ?是1?。
[0016]其他的课题与新的特征将从本说明书的记述及附图得以明确。
[0017]在本申请中公开的实施方式中，简单地说明代表性器件的概要如下。
[0018]本申请中公开的一个实施方式所示的半导体器件，具有:形成于第I绝缘膜之上的第I线圈及第I布线；形成于第I线圈及第I布线之上的第2绝缘膜；形成于第2绝缘膜之上的第2布线；形成于第2布线之上的第3绝缘膜；形成于第3绝缘膜之上的第2线圈及第3布线。而且，第2线圈与第3布线之间的距离比第2线圈与所述第2布线之间的距离大。另外，将第2线圈与第2布线之间的距离设为位于第I线圈与第2线圈之间的第2绝缘膜及第3绝缘膜的膜厚之和以上。
[0019]发明效果
[0020]根据本申请中公开的以下所示的代表性实施方式所示的半导体器件，能够使半导体器件的特性提高。
【附图说明】
[0021]图1是表示实施方式I的半导体器件的构成的概念图。
[0022]图2是表示实施方式I的半导体器件的构成的剖面图。
[0023]图3是表示实施方式I的半导体器件的线圈的构成例的俯视图。
[0024]图4是表示实施方式I的半导体器件的构成的俯视图。
[0025]图5是表示上层线圈附近的构成的剖面图。
[0026]图6是表示上层线圈附近的构成的俯视图。
[0027]图7是表示实施方式I的半导体器件的制造工序的剖面图。
[0028]图8是表示实施方式I的半导体器件的制造工序的剖面图，是表示接着图7的制造工序的剖面图。
[0029]图9是表示实施方式I的半导体器件的制造工序的剖面图，是表示接着图8的制造工序的剖面图。
[0030]图10是表示实施方式I的半导体器件的制造工序的剖面图，是表示接着图9的制造工序的剖面图。
[0031]图11是表示实施方式I的半导体器件的制造工序的剖面图，是表示接着图10的制造工序的剖面图。
[0032]图12是表示实施方式I的半导体器件的制造工序的剖面图，是表示接着图11的制造工序的剖面图。
[0033]图13是表示实施方式I的半导体器件的制造工序的剖面图，是表示接着图12的制造工序的剖面图。
[0034]图14是表示实施方式I的半导体器件的制造工序的剖面图，是表示接着图13的制造工序的剖面图。
[0035]图15是表示实施方式I的半导体器件的制造工序的剖面图，是表示接着图14的制造工序的剖面图。
[0036]图16是表示实施方式I的半导体器件的制造工序的剖面图，是表示接着图15的制造工序的剖面图。
[0037]图17是表示实施方式I的半导体器件的制造工序的剖面图，是表示接着图16的制造工序的剖面图。
[0038]图18是表示实施方式I的半导体器件的制造工序的剖面图，是表示接着图17的制造工序的剖面图。
[0039]图19是表示实施方式I的半导体器件的制造工序的剖面图，是表示接着图18的制造工序的剖面图。
[0040]图20是表示实施方式I的半导体器件的制造工序的剖面图，是表示接着图19的制造工序的剖面图。
[0041]图21是表示实施方式I的半导体器件的制造工序的剖面图，是表示接着图20的制造工序的剖面图。
[0042]图22是表示实施方式I的半导体器件的制造工序的剖面图，是表示接着图21的制造工序的剖面图。
[0043]图23是表示实施方式I的半导体器件的制造工序的剖面图，是表示接着图22的制造工序的剖面图。
[0044]图24是表示实施方式I的半导体器件的制造工序的剖面图，是表示接着图23的制造工序的剖面图。
[0045]图25是表示实施方式I的半导体器件的制造工序的剖面图，是表示接着图24的制造工序的剖面图。
[0046]图26是表示实施方式I的半导体器件的制造工序的剖面图，是表示接着图25的制造工序的剖面图。
[0047]图27是表示实施方式I的半导体器件的制造工序的剖面图，是表示接着图26的制造工序的剖面图。
[0048]图28是表示实施方式I的半导体器件的制造工序的剖面图，是表示接着图27的制造工序的剖面图。
[0049]图29是表示实施方式2的半导体器件的构成的框图。
[0050]图30是表示实施方式2的半导体器件的构成的俯视图。
[0051]图31是表示实施方式3的应用例I的线圈的构成的俯视图。
[0052]图32是表示实施方式3的应用例I的线圈的其他构成的俯视图。
[0053]图33是使用了双线圈的情况下的半导体器件的主要部分剖面图。
[0054]图34是使用了双线圈的情况下的半导体器件的主要部分俯视图。
[0055]图35是表示使用了双线圈的情况下的半导体器件(封装)的构成例的俯视图。
[0056]图36是表示实施方式3的应用例2的半导体器件的构成的主要部分剖面图。
[0057]图37是表示实施方式3的应用例3的线圈的构成的俯视图。
[0058]图38是表示焊盘区域上的开口部的形状和布线的形状的关系的图。
[0059]图39是表示焊盘区域上的开口部的截面形状的图。
[0060]图40是表示实施方式4的半导体器件的构成的剖面图。
[0061]图41是表示实施方式4的半导体器件的虚拟布线的形状的俯视图。
[0062]图42是表示实施方式4的半导体器件的其他构成的剖面图。
[0063]图43是表示实施方式5的半导体器件的构成的框图。
[0064]图44是表示实施方式5的半导体器件的构成的俯视图。
[0065]图45是表示实施方式5的半导体器件的构成的俯视图。
【具体实施方式】
[0066]在以下的实施方式中为了方便在有需要时，分成多个部分或者多个实施方式进行说明，除了特别明示的情况，他们不是相互无关的，存在一个是另一个的一部分或者全部变形例、应用例、详细说明、补充说明等的关系。另外，在以下的实施方式中，言及要素的数等(包含个数、数值、量、范围等)的情况下，除了特别明示的情况及在原理上明确地限定为特定的数的情况等，不限定于该特定的数，可以是特定的数以上也可以是特定的数以下。
[0067]进而，在以下的实施方式中，其构成要素(也包含要素步骤等)除了特别明示的情况及原理上认为明显必须的情况等，未必是必须的。相同地，在以下的实施方式中，在言及构成要素等的形状、位置关系等时，除了特别明示的情况及原理上认为明显不是这样的情况等，实际上包含与该形状等近似或者类似的情况等。这对于上述数等(包含个数、数值、量、范围等)也是相同的。
[0068]以下，基于附图详细说明本发明的实施方式。此外，在用于说明实施方式的全部图中，对具有相同功能的构件标注相同或者相关的附图标记，省略其反复说明。另外，在存在多个类似的构件(部位)的情况下，存在对统称的附图标记追加符号来表示个别或者特定的部位的情况。另外，在以下的实施方式中，除了尤其必要时以外，原则上不重复同一或者相同的部分的说明。
[0069]另外，在实施方式中使用的附图中，也存在即使是剖面图但为了容易观察附图而省略阴影线的情况。另外，还存在即使是俯视图但为了容易观察附图而标注阴影线的情况。
[0070]另外，在剖面图及俯视图中，存在如下情况:各部位的大小与实际器件不对应，为了容易理解附图，将特定的部位相对大地示出。另外，在俯视图与剖面图对应的情况下，也存在改变各部位的大小而显示的情况。
[0071](实施方式I)
[0072][结构说明]
[0073]图1是表示实施方式的半导体器件的构成的概念图。图1所示的半导体器件为两个芯片(CH1、CH2)被封装成一体的半导体器件。
[0074]芯片(半导体芯片、半导体片)CHl搭载在芯片焊盘DPl上。芯片CHl具有由下层线圈(电感器)CLl和上层线圈(电感器)CL2构成的变压器。上层线圈CL2经由电线W与芯片CH2的焊盘区域PD2连接。下层线圈CLl经由未图示的布线与周边电路PC连接。在周边电路 PC 形成有由 MISFET (Metal Insulat1n Semiconductor Field Effect Transistor:金属绝缘半导体场效应晶体管)等元件(有源元件)构成的逻辑电路。该周边电路PC与经由未图示的布线配置于芯片CHl的端部的焊盘区域PD2连接。该焊盘区域PD2经由电线W及未图示的引线等与具有能够由低电压(例如50V以下)驱动的电路的低电压区域LC连接。
[0075]芯片CH2搭载在芯片焊盘DP2上。芯片CH2具有由下层线圈CLl和上层线圈CL2构成的变压器。上层线圈CL2经由电线W与芯片CHl的焊盘区域PD2连接。下层线圈CLl经由未图示的布线与周边电路PC连接。在周边电路PC中形成有由MISFET等元件构成的逻辑电路等。该周边电路PC经由未图示的布线与配置于CH2的端部的焊盘区域PD2连接。该焊盘区域PD2经由电线W及未图示的引线等，与具有由高电压(例如交流有效值10Vrms以上)驱动的电路的高电压区域HC连接。
[0076]例如，