一种半导体器件的制造方法
【技术领域】
[0001] 本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。
【背景技术】
[0002] 在半导体技术领域中，对于先进的半导体技术，应力工程成为器件性能提升的最 重要的因素之一。对于PM0S，锗硅（SiGe)技术可以通过给沟道施加压应力来提高载流子迁 移率。通过调整锗硅沉积工艺，施加到沟道的压应力可以被优化到足够大。而除了锗硅沉 积工艺，用于沉积锗硅的沟槽的形貌对于应力的调整也至关重要。
[0003] 具有优化的沟槽位置的2形（g卩，Sigma形）锗硅(通过2形沟槽实现)，非常 有利于提高半导体器件(主要是PM0S)的性能。但是，非正常的锗硅顶端侧翼（SiGetop shoulder)往往是需要解决的大问题，尤其对于采用高k金属栅极技术的半导体器件而言。 通常地，为了避免对高k介电层（以及其上的TiN)造成损害，在采用高k金属栅极技术的半 导体器件的制造方法中往往采用包括臭氧的剥离媒介(而非H2S04等)对轻掺杂（LDD)工艺 中作为掩膜的光刻胶进行剥离，由于包括臭氧的剥离媒介的强氧化性，经过LDD工艺的光 刻胶的灰化和剥离工艺，半导体器件的有源区（AA)表面往往形成一层较厚的氧化物层（一 般15-35A)。由于在锗硅工艺中的湿法刻蚀会在一定程度上同时去除部分氧化物，因此，在 通过湿法刻蚀形成沟槽的过程中，上述经过LDD工艺后形成于半导体衬底表面的氧化物层 往往会形成一定的凹陷（recess)，进而导致在锗硅沉积工艺形成锗硅层的过程中会形成非 正常的锗硅顶端侧翼。这些非正常的锗硅顶端侧翼将导致锗硅层非常靠近高k介电层，增 加了短路的风险。此外，这些非正常的锗硅顶端侧翼由于晶化不理想具有很大的缺陷，而且 非常靠近器件的沟道区域。并且，在位于锗硅层之上的金属硅化物(例如NiSi)形成后，这 些非正常的锗硅顶端侧翼将导致金属硅化物非常靠近沟道区域，将造成非常严重的漏电流 问题。此外，这些非正常的锗硅顶端侧翼还会造成栅极与漏极之间的寄生电容（Cgd)变大 而且不稳定。显然，这些非正常的锗硅顶端侧翼将严重影响半导体器件的性能和良率。
[0004] 下面，结合一种应用高k金属栅极技术和锗硅技术的半导体器件的制造方法，简 要介绍一下现有技术中存在的上述问题。图IA至IE示出了现有技术中的一种半导体器件 的制造方法的相关步骤形成的图形的示意性剖面图。该半导体器件的制造方法，包括如下 步骤：
[0005] 步骤El:提供形成有PMOS和NMOS的伪栅极101以及伪栅极硬掩膜102的半导体 衬底100,在所述半导体衬底100上形成位于伪栅极101两侧的偏移侧壁103,如图IA所示。
[0006] 其中，该半导体衬底100上一般还包括位于伪栅极101与半导体衬底100之间的 高k介电层，还可以包括位于高k介电层之上的TiN层。此外，该半导体衬底100上还可以 包括浅沟槽隔离等，此处并不对此进行限定。本领域的技术人员可以理解，制造的半导体器 件中也可以不包括NMOS，S卩，本步骤中不包括NMOS的伪栅极101以及伪栅极硬掩膜102等 组件。
[0007] 步骤E2 :对所述PMOS和NMOS进行轻掺杂处理，其中，所述轻掺杂处理采用包括臭 氧的剥离媒介进行光刻胶的剥离，并且，经过所述轻掺杂处理，所述半导体衬底100上形成 有氧化物层104,如图IB所示。
[0008] 其中，上述的包括臭氧的剥离媒介，一般包括臭氧，还可以包括其他物质，例如水 或其他气体等，但不包括硫酸。
[0009] 其中，所述轻掺杂（LDD)处理一般包括多次，示例性的，在此为6-12次。每次轻掺 杂处理，均包括形成作为掩膜的光刻胶、离子注入、采用包括臭氧的剥离媒介(而非采用硫 酸等)进行光刻胶剥离的步骤。由于包括臭氧的剥离媒介的强氧化性，在光刻胶的剥离工艺 中，会在半导体衬底100上(包括PMOS和NMOS的偏移侧壁和伪栅极硬掩膜之上）形成一层 氧化物层104。其中，氧化物层104的材料，一般为氧化硅。
[0010] 步骤E3 :在所述氧化物层104上形成锗硅遮蔽层（PSR)105,并形成覆盖NMOS的光 刻胶600,如图IC所示。
[0011] 其中，形成锗硅遮蔽层105的方法，可以为沉积法或其他合适的方法。锗硅遮蔽层 105的材料，一般为氮化硅，还可以为其他与氮化硅的性质相近的某种其他材料或几种材料 的组合。
[0012] 形成覆盖NMOS的光刻胶600的方法，可以为：首先在锗硅遮蔽层105上形成一层 光刻胶层，然后对该光刻胶层进行曝光、显影形成覆盖NMOS的光刻胶600。
[0013] 步骤E4 :进行干法刻蚀以在PMOS两侧的半导体衬底100上形成碗状沟槽106,其 中，所述锗硅遮蔽层105以及所述氧化物层104位于PMOS区的部分分别形成临时侧壁1051 和临时侧壁1041，如图ID所示。
[0014] 在干法刻蚀过程中，锗硅遮蔽层105位于PMOS区的部分会被刻蚀掉一部分，在 PMOS的伪栅极101的两侧形成了临时侧壁1051，如图ID所示。同样地，氧化物层104位于 PMOS区的部分会被刻蚀掉一部分，在PMOS的伪栅极101的两侧形成了临时侧壁1041，如图 ID所示。
[0015] 步骤E5 :剥离光刻胶600,对所述碗状沟槽106进行湿法刻蚀以形成I：形沟槽 106'，并对所述2形沟槽106'进行预清洗。经过该步骤，形成的图形如图IE所示。
[0016] 其中，剥离光刻胶600的方法，可以采用现有技术中的各种常用的方法。对所述碗 状沟槽106进行湿法刻蚀以形成I：形沟槽106'的方法，可以采用TMH(四甲基氢氧化铵） 作为刻蚀液。对所述2形沟槽106'进行预清洗，通常为湿法清洗，可以采用现有技术中的 各种方法实现。
[0017] 在步骤E5之后，氧化物层104位于NMOS和PMOS交界区域且位于NMOS-侧的部 分出现了第一凹陷1042,氧化物层104位于PMOS-侧的部分在I：形沟槽106'的顶端侧翼 出现了第二凹陷1043,如图IE所示。之所以出现第一凹陷1042和第二凹陷1043,是因为 在锗硅工艺中的湿法刻蚀(包括对碗状沟槽106进行湿法刻蚀以形成I：形沟槽106'的过 程以及对所述2形沟槽106'进行预清洗的过程）会在一定程度上对氧化物层104造成刻 蚀。
[0018] 步骤E6 :在I：形沟槽106'内沉积锗硅以形成嵌入式锗硅层(简称锗硅层）107,如 图IF所示。
[0019] 其中，形成嵌入式锗硅层107的方法为外延生长工艺。所述外延生长工艺为低压 化学气相沉积、等离子体增强化学气相沉积、超高真空化学气相沉积、快速热化学气相沉积 和分子束外延中的一种。
[0020] 在沉积锗硅形成锗硅层107的过程中，由于第一凹陷1042和第二凹陷1043的存 在，会造成锗硅在第一凹陷1042和第二凹陷1043位置处沉积，形成NMOS的非正常锗硅 1071和PMOS的非正常的锗硅顶端侧翼1072。这些非正常沉积的锗硅(包括NMOS的非正常 锗硅1071和PMOS的非正常的锗硅顶端侧翼1072)将严重影响半导体器件的性能和良率。 例如：PMOS的非正常的锗硅顶端侧翼1072将导致锗硅层107非常靠近PMOS的高k介电层， 增加了短路的风险。而NMOS的非正常锗硅1071将造成非常严重的漏电流问题。
[0021] 在步骤E6之后，现有技术中的半导体器件的制造方法，一般还包括：去除锗硅遮 蔽层的步骤、形成侧墙（或称主侧墙）的步骤、形成源漏极的步骤、形成金属硅化物的步骤、 进行应力临近技术（SPT)的步骤、形成I