半导体装置的制造方法
【技术领域】
[0001] 本发明涉及一种物体、方法或者制造方法。另外，本发明涉及一种工序（process)、 机器（machine)、产品（manufacture)或者组合物（compositionofmatter)。本发明的一 个方式尤其涉及一种半导体装置、显示装置、发光装置、存储装置、运算装置、拍摄装置、上 述装置的驱动方法或者上述装置的制造方法。
[0002] 在本说明书等中，半导体装置是指能够通过利用半导体特性而工作的所有装置。 晶体管、半导体电路为半导体装置的一个方式。另外，存储装置、显示装置、电子设备有时 包含半导体装置。
【背景技术】
[0003] 通过利用形成在具有绝缘表面的衬底上的半导体薄膜构成晶体管的技术受到关 注。该晶体管被广泛地应用于如集成电路（1C)及图像显示装置（也简称为显示装置）等 的电子器件。作为可以应用于晶体管的半导体薄膜，硅类半导体材料被周知。另外，作为其 他材料，氧化物半导体受到注目。
[0004] 例如，公开了作为氧化物半导体使用氧化锌或In-Ga-Zn类氧化物半导体制造晶 体管的技术（参照专利文献1及专利文献2)。
[0005] 近年来，随着电子设备的高性能化、小型化或轻量化，对高密度地集成有被微型化 的晶体管等半导体元件的集成电路的要求得到提高。
[0006] [专利文献1]日本专利申请公开2007-123861号公报 [专利文献2]日本专利申请公开2007-96055号公报
【发明内容】
[0007] 本发明的一个方式的目的之一是使半导体装置具有良好的电特性。本发明的一个 方式的其他目的之一是提供一种适合于微型化的半导体装置。本发明的一个方式的其他目 的之一是提供一种集成度高的半导体装置。本发明的一个方式的其他目的之一是提供一种 低功耗的半导体装置。本发明的一个方式的其他目的之一是提供一种可靠性高的半导体装 置。本发明的一个方式的其他目的之一是提供一种在关闭电源的状态下也能保持数据的半 导体装置。本发明的一个方式的其他目的之一是提供一种新颖的半导体装置。
[0008] 注意，这些目的的记载不妨碍其他目的的存在。另外，本发明的一个方式并不一定 必须要得到所有上述目的。另外，可以从说明书、附图、权利要求书等的记载得知并推出上 述以外的目的。
[0009] 本发明的一个方式涉及一种在沟道形成区域中具有氧化物半导体层的晶体管，该 晶体管的特征在于该氧化物半导体层的沟道宽度（W)方向上的截面形状。
[0010] 本发明的一个方式是一种半导体装置，包括：绝缘层；绝缘层上的半导体层；与半 导体层电连接的源电极层及漏电极层；半导体层、源电极层以及漏电极层上的栅极绝缘膜； 以及隔着栅极绝缘膜与部分半导体层、部分源电极层以及部分漏电极层重叠的栅电极层， 其中从沟道宽度方向上的截面来看，在以a和b分别表示半导体层接触于绝缘层的一边的 长度和半导体层的高度时，半导体层与栅极绝缘膜相接触的区域的长度D在下述算式（1) 的范围内。
【主权项】
1. 一种半导体装置，包括： 绝缘层； 所述绝缘层上的半导体层； 与所述半导体层电连接的源电极层及漏电极层； 与所述半导体层重叠的栅极绝缘膜；以及 隔着所述栅极绝缘膜与所述半导体层重叠的栅电极层， 其中，在所述半导体层的沟道形成区中，长度Z，即所述半导体层的第一侧边的长度、顶 边的长度以及第二侧边的长度的总和，在由下述算式表示的范围内， 2^(X/2)2 + Y2 <Ζ <Κ + 2Υ f X是指从所述半导体层的沟道宽度方向上的截面来看时的所述半导体层的底边的长 度， Y是指从所述半导体层的沟道宽度方向上的截面来看时的所述半导体层的高度， Y等于或大于X， 并且，在所述半导体层的沟道形成区中，从所述半导体层的沟道宽度方向上的截面来 看时的所述半导体层的周长为（X+Z)。
2. 根据权利要求1所述的半导体装置，其中所述半导体层为氧化物半导体层。
3. 根据权利要求1所述的半导体装置，还包括被夹在所述绝缘层与所述半导体层之间 的第一另加半导体层，其中所述半导体层的底边接触于所述第一另加半导体层。
4. 根据权利要求1所述的半导体装置，还包括被夹在所述栅极绝缘膜与所述半导体层 之间的第二另加半导体层，其中所述半导体层的顶边接触于所述第二另加半导体层。
5. 根据权利要求1所述的半导体装置，还包括被夹在所述栅极绝缘膜与所述半导体层 之间的第二另加半导体层，其中所述半导体层的第一侧边、顶边以及第二侧边接触于所述 第二另加半导体层。
6. -种半导体装置，包括： 绝缘层； 所述绝缘层上的半导体层； 与所述半导体层电连接的源电极层及漏电极层； 与所述半导体层重叠的栅极绝缘膜；以及 隔着所述栅极绝缘膜与所述半导体层重叠的栅电极层， 其中，在所述半导体层于所述源电极层与所述漏电极层之间与所述栅电极层重叠的部 分中，在从所述半导体层的沟道宽度方向上的截面来看时，所述半导体层与所述栅极绝缘 膜相接触的区域的长度D在由下述算式表示的范围内， 2^(a/2)2 + b2 ^D<a + 2b, a是指从所述半导体层的沟道宽度方向上的截面来看时的所述半导体层接触于所述绝 缘层的一边的长度， b是指从所述半导体层的沟道宽度方向上的截面来看时的所述半导体层的高度， 并且，b等于或大于a。
7. 根据权利要求6所述的半导体装置，其中所述半导体层接触于所述绝缘层的一边的 长度a大于IOnm且为IOOnm以下。
8. 根据权利要求6所述的半导体装置，其中所述半导体层的高度b为IOnm以上且 200nm以下。
9. 根据权利要求6所述的半导体装置，其中所述半导体层为氧化物半导体层。
10. 根据权利要求6所述的半导体装置，其中所述半导体层为c轴取向结晶氧化物半导 体膜。
11. 一种半导体装置，包括： 绝缘层； 所述绝缘层上的包括依次形成的第一半导体层、第二半导体层以及第三半导体层的叠 层，所述第三半导体层接触于所述第二半导体层； 与所述叠层电连接的源电极层及漏电极层； 所述叠层、所述源电极层以及所述漏电极层上的栅极绝缘膜，所述栅极绝缘膜接触于 所述第二半导体层；以及 隔着所述栅极绝缘膜与所述叠层重叠的栅电极层， 其中，在所述叠层于所述源电极层与所述漏电极层之间与所述栅电极层重叠的部分 中，在从所述叠层的沟道宽度方向上的截面来看时，所述第二半导体层接触于所述栅极绝 缘膜或所述第三半导体层的区域的长度J在由下述算式表示的范围内， 2-V(f/2) 2 +g2< J < f + 2g f是指从所述叠层的沟道宽度方向上的截面来看时的所述第二半导体层接触于所述第 一半导体层的一边的长度， g是指从所述叠层的沟道宽度方向上的截面来看时的所述第二半导体层的高度， 并且，g等于或大于f。
12. 根据权利要求1i所述的半导体装置，其中所述第二半导体层接触于所述第一半导 体层的一边的长度f大于IOnm且为IOOnm以下。
13. 根据权利要求11所述的半导体装置，其中所述第二半导体层的高度g为IOnm以上 且200nm以下。
14. 根据权利要求11所述的半导体装置，其中所述第一至第三半导体层分别为第一至 第三氧化物半导体层。
15. 根据权利要求11所述的半导体装置， 其中，所述第一至第三半导体层均包括In-M-Zn氧化物， M 为 Al、Ti、Ga、Sn、Y、Zr、La、Ce、Nd 或 Hf, 并且，所述第一氧化物半导体层及所述第三氧化物半导体层中的相对于In的M原子个 数比高于所述第二氧化物半导体层。
16. 根据权利要求11所述的半导体装置，其中所述第一至第三半导体层均为c轴取向 结晶氧化物半导体膜。
17. -种半导体装置，包括： 绝缘层； 所述绝缘层上的包括依次形成的第一半导体层及第二半导体层的叠层； 与所述叠层电连接的源电极层及漏电极层； 所述叠层、所述源电极层以及所述漏电极层上的第三半导体层，所述第三半导体层接 触于所述第二半导体层；以及 与所述叠层重叠的栅极绝缘膜及栅电极层， 其中，在所述叠层于所述源电极层与所述漏电极层之间与所述栅电极层重叠的部分 中，在从所述叠层的沟道宽度方向上的截面来看时，所述第二半导体层与所述第三半导体 层相接触的区域的长度Q在由下述算式表示的范围内， 2^J(m/2)2 + n2 ^ Q < m + 2η m是指从所述叠层的沟道宽度方向上的截面来看时的所述第二半导体层接触于所述第 一半导体层的一边的长度， η是指从所述叠层的沟道宽度方向上的截面来看时的所述第二半导体层的高度， 并且，η等于或大于m。
18. 根据权利要求17所述的半导体装置，其中所述第二半导体层接触于所述第一半导 体层的一边的长度m大于IOnm且为IOOnm以下。
19. 根据权利要求17所述的半导体装置，其中所述第二半导体层的高度η为IOnm以上 且200nm以下。
20. 根据权利要求17所述的半导体装置，其中所述第一至第三半导体层分别为第一至 第三氧化物半导体层。
21. 根据权利要求17所述的半导体装置， 其中，所述第一至第三半导体层均包括In-M-Zn氧化物， M 为 Al、Ti、Ga、Sn、Y、Zr、La、Ce、Nd 或 Hf, 并且，所述第一氧化物半导体层及所述第三氧化物半导体层中的相对于In的M原子个 数比高于所述第二氧化物半导体层。
22. 根据权利要求17所述的半导体装置，其中所述第一至第三半导体层均为c轴取向 结晶氧化物半导体膜。
【专利摘要】本发明提供一种具有良好的电特性的半导体装置。该半导体装置包括：绝缘层；绝缘层上的半导体层；与半导体层电连接的源电极层及漏电极层；半导体层、源电极层以及漏电极层上的栅极绝缘膜；以及隔着栅极绝缘膜与部分半导体层、部分源电极层以及部分漏电极层重叠的栅电极层，其中半导体层的沟道宽度方向上的截面为大致三角形或大致梯形，以使实效的沟道宽度短于截面为四边形的情况。
【IPC分类】H01L29-06, H01L29-12
【公开号】CN104733512
【申请号】CN201410800319
【发明人】笹川慎也, 仓田求, 花冈一哉, 小林由幸, 松林大介
【申请人】株式会社半导体能源研究所
【公开日】2015年6月24日
【申请日】2014年12月18日
【公告号】DE102014225301A1, US20150171222