、硅锗、绝缘体上硅等），诸如半导体晶圆和/或半导体晶圆 上的一个或多个管芯以及任何其他类型的半导体和/或与其相关联的外延层。
[0056] 在步骤404中，在半导体衬底中形成源极/漏极凹槽。在一些实施例中，多个蚀刻 工艺可以用于形成源极/漏极凹槽。例如，在一些实施例中，可以对半导体衬底实施各向同 性蚀刻工艺以在邻接栅极结构的位置处在半导体衬底中形成凹槽。然后可以实施各向异性 蚀刻以实现V形源极/漏极凹槽。
[0057] 在步骤406中，在源极/漏极凹槽中形成应变诱导材料以形成源极/漏极区。应 变诱导材料包括应变诱导组分，应变诱导组分具有沿着从源极/漏极凹槽的底面延伸到源 极/漏极凹槽的顶面的线的不连续的浓度分布。在一些实施例中，应变诱导组分可以包括 锗，从而使得源极/漏极凹槽包括沿着从源极/漏极凹槽的底面延伸到源极/漏极凹槽的 顶面的线的不连续的锗（Ge)浓度。
[0058] 在一些实施例中，应变诱导材料可以在源极/漏极凹槽内形成为多个独特的外延 层。在一些实施例中，可以在相同的处理腔室内原位形成多个独特的外延层（即，不从处理 腔室移除半导体衬底）。
[0059] 在一些实施例中，独特的外延层可以分别具有不同的锗浓度分布。例如，在一些实 施例中，可以在源极/漏极凹槽的底面处形成第一SiGe层。第一SiGe层包括从第一位置处 的高Ge浓度改变为第一位置上方的第二位置处的较低Ge浓度的第一锗浓度分布。随后可 以在第一SiGe层上方的位置处形成第二SiGe层。在一些实施例中，第二SiGe层可以包括 从第三位置处的低浓度改变为第三位置上方的第四位置处的较高浓度的第二锗浓度分布。 在一些实施例中，第三SiGe层可以形成在第二SiGe层上。在一些实施例中，第三SiGe层 可以包括具有不变的锗浓度的硅锗层或包括未掺杂的纯硅的硅覆盖层。
[0060] 图5示出了形成应变沟道晶体管器件的方法500的一些额外的实施例的流程图， 其中，应变沟道晶体管器件在沟道区内具有不连续的锗浓度分布。
[0061] 虽然下面将公开的方法（例如，方法400和500)示出和描述为一系列步骤或事 件，但是应理解，这些步骤或事件的示出的顺序不应解释为限制意义。例如，一些步骤可以 以不同的顺序发生和/或与除了在此示出和/或描述的这些步骤或事件之外的其他步骤或 事件同时发生。此外，实现在此的描述的一个或多个方面或实施例可以不一定需要所有示 出的步骤。而且，可以在一个或多个单独的步骤和/或阶段中实施在此描述的一个或多个 步骤。
[0062] 在步骤502中，提供了半导体衬底。
[0063] 在步骤504中，将栅极区限定在半导体衬底内。在一些实施例中，可以通过在半导 体衬底上选择性地形成具有栅极氧化物材料、栅电极材料和/或硬掩模的堆叠栅极结构来 限定栅极区。
[0064] 在步骤506中，实施袋注入（pocketimplantation)。袋注入在未由堆叠栅极结 构覆盖的半导体衬底的区域中形成袋注入区。袋注入区可以延伸至堆叠栅极结构下方的位 置。
[0065] 在步骤508中，实施轻掺杂漏极（LDD)注入。LDD注入在未由堆叠栅极结构覆盖的 半导体衬底的区域中形成LDD注入区。
[0066]在步骤510中，在堆叠栅极结构的相对两侧上形成侧壁间隔件。
[0067]在步骤512中，选择性地蚀刻半导体衬底以在堆叠栅极结构的相对两侧上形成源 极和漏极凹槽。在一些实施例中，多个蚀刻工艺可以用于在半导体衬底内形成源极和漏极 凹槽。
[0068] 在步骤514中，实施预清洗工艺。预清洗工艺配置为在源极和漏极凹槽内沉积硅 锗（SiGe)材料（步骤518至522)之前从源极和漏极凹槽去除表面缺陷和/或污染物。在 一些实施例中，预清洗工艺可以包括湿清洗工艺（例如，具有氢氟酸（HF)基）或干清洗工 艺（例如，使用前Ni硅化物（SiCoNi)或Certas)。
[0069] 在步骤516中，在一些实施例中，可以在沉积多层SiGe层（步骤518至步骤522) 的同时实施高温退火。可以在保持介于约700°C和约900°C的范围内的温度和具有介于约 10托和约200托的范围内的压力的处理腔室内实施介于约30s(秒）和约240s之间的一段 时间的高温退火。
[0070] 在步骤518中，在源极和漏极凹槽的底面处形成第一硅锗（SiGe)层。第一SiGe层 包括从第一位置处的高浓度降低至第一位置上方的第二位置处的低浓度的第一锗（Ge)浓 度。
[0071] 在步骤520中，在第一SiGe层上方的位置处形成一个或多个额外的SiGe层。在 一些实施例中，一个或多个额外的SiGe层具有大于第一SiGe层的Ge浓度的最大Ge浓度。
[0072] 在步骤522中，在一个或多个额外的SiGe层上方的位置处形成最终SiGe层。最 终SiGe层可以包括具有不变的Ge浓度的SiGe层或包括未掺杂的纯硅的硅覆盖层。
[0073] 图6至图9示出了半导体衬底的截面图的一些实施例，其示出形成应变沟道晶体 管器件的方法，其中，应变沟道晶体管器件在沟道区内具有不连续的锗浓度分布。虽然关于 方法500描述了图6至图9,但是应理解，图6至图9中中公开的结构不限于这样一种方法。
[0074] 图6示出了对应于步骤502至504的半导体衬底的一些实施例的截面图600。
[0075] 如截面图600所示，在半导体衬底102上形成栅极结构。栅极结构包括选择性地 形成在半导体衬底102上的栅极介电层110。可以通过沉积工艺（例如，化学气相沉积、物 理气相沉积等）或通过热氧化形成栅极介电层110。在一些实施例中，例如，栅极介电层110 可以包括诸如二氧化硅（Si02)或高k介电材料的绝缘材料。
[0076] 在栅极介电层110上方形成栅电极层112。栅电极层112可以包括通过沉积工艺 沉积的多晶硅或金属栅极材料。然后在栅电极层112和栅极介电层110上方选择性地形成 硬掩模层114。如截面图600所示，随后根据硬掩模层114蚀刻栅极介电层110和栅电极层 112以限定栅极区。
[0077] 图7示出了对应于步骤506至508的半导体衬底的一些实施例的截面图700。
[0078] 如截面图700所示，实施一个或多个注入702以将掺杂剂引入半导体衬底102,并 从而形成设置在栅极结构之间的注入区704。在一些实施例中，该一个或多个注入702可 以包括袋注入。袋注入改进晶体管器件的抗穿通控制。在各个实施例中，袋注入可以包括 砷（As)掺杂剂和/或磷（P)掺杂剂。在一些实施例中，可以在具有介于约20KeV(千电子 伏特）和约80KeV之间的范围的能量、具有介于约lel2原子/cm2和约lel4原子/cm2之间 的范围的剂量以及具有介于约15°和约45°之间的范围的倾斜角的情况下实施袋注入。
[0079] 在其他实施例中，该一个或多个注入702可以包括对半导体衬底102实施的轻掺 杂漏极（LDD)注入。LDD注入改进SCE(短沟道效应）控制。在各个实施例中，LDD注入可 以包括二氟化硼（BF2)掺杂剂或硼（B)掺杂剂。可以在具有介于约IKeV和约lOKeV之间 的范围的能量、具有介于约lel3原子/cm2和约lel6原子/cm2之间的范围的剂量以及具有 介于约0°和约30°之间的范围的倾斜角的情况下实施LDD注入。
[0080] 图8A至图8B示出了对应于步骤510和512的半导体衬底的一些实施例的截面 图800。如图8A至图8B所示，在栅极堆叠件周围形成侧壁间隔件116。在一些实施例中， 可以在形成源极凹槽810a和漏极凹槽810b之前在栅极结构的相反两侧上形成侧壁间隔件 116。在一些实施例中，可以通过以下步骤形成侧壁间隔件116 :在半导体衬底102上沉积 氮化物，以及选择性地蚀刻氮化物以形成侧壁间隔件116。
[0081] 然后选择性地蚀刻半导体衬底102以形成源极凹槽810a和漏极凹槽810b。在一 些实施例中，可以通过多蚀刻工艺形成源极凹槽810a和漏极凹槽810b。
[0082] 例如，如截面图800所示，半导体衬底102可以暴露于各向同性蚀刻剂802,各向 同性蚀刻剂802配置为产生具有各向同性蚀刻廓线（例如，U形蚀刻廓线）的凹槽804a和 804b。在一些实施例中，各向同性蚀刻剂802可以包括干蚀刻剂。例如，在一些实施例中， 各向同性蚀刻剂802可以包括使用包括四氟化碳（CF4)、氯气（Cl2)、三氟化氮（NF3)、六氟化 硫（SF6)和/或氦（He)的处理气体的干蚀刻剂。
[0083] 如截面图806所示，半导体衬底102可以进一步暴露于各向异性蚀刻剂808。各 向异性蚀刻剂808进一步蚀刻凹槽804a和804b以产生具有各向异性蚀刻廓线的源极凹槽 810a和漏极凹槽810b。在一些实施例中，源极凹槽810a和漏极凹槽810b可以具有延伸在 侧壁间隔件116下方的顶角。在其他实施例中，源极凹槽810a和漏极凹槽810b可以具有 位于与侧壁间隔件116的外边缘对准的