知常识，具体制作过程此处不再赘述。
[0056]接着请参阅图3，执行步骤S2:接着在所述半导体衬底I正面制作若干深入所述半导体衬底I中的TSV导电柱3，所述TSV导电柱3未穿透所述半导体衬底I。
[0057]具体的，所述TSV导电柱3的材料包括Cu，所述TSV导电柱3与所述半导体衬底I之间依次形成有扩散阻挡层及介质层。其具体制作方法为:先在所述半导体衬底I正面刻蚀出若干TSV盲孔，接着在刻蚀完成的孔壁上沉积用于绝缘的介质层，然后在介质层表面沉积扩散阻挡层，再在扩散阻挡层上沉积Cu种子层最后用电镀法将Cu填充进TSV孔并退火，形成所述TSV导电柱3。
[0058]然后请参阅图4，执行步骤S3:采用金属互连工艺在所述半导体衬底I正面形成正面金属互连层4。
[0059]所述正面金属互连层4可包括多层金属互连，通过淀积金属层并图形化、淀积层间介质层、制作通孔、淀积另一层金属层并图形化等常规CMOS后段工艺制成，所述正面金属互连层4用于连接所述有源器件中的各元件。
[0060]再请参阅图5，执行步骤S4:将所述半导体衬底I背面减薄直至露出所述TSV导电柱3。
[0061]具体的，通过化学机械抛光等减薄工艺将所述半导体衬底I背面减薄，使所述TSV导电柱3另一端露出，其中所述TSV导电柱3端部略微高出减薄后的半导体衬底表面。
[0062]最后请参阅图6至图7，执行步骤S5:在所述半导体衬底I背面形成无源器件7，所述无源器件7通过所述TSV导电柱3及所述正面金属互连层4与所述有源器件2连接。
[0063]具体的，首先在所述半导体衬底背面形成一绝缘层6，所述绝缘层6未覆盖所述TSV导电柱3，然后再在所述绝缘层6上形成所述无源器件2。所述绝缘层6的材料优选为聚酰亚胺(ZKPI polymide)，采用低温在所述半导体衬底背面覆盖聚酰亚胺绝缘层，具有有更好的平坦化性能，并对S1、Al、介电材料等具有良好的粘附性能。所述无源器件7包括电容、电感及电阻中的一种或多种。
[0064]以所述无源器件7为MM电容为例，首先在所述绝缘层上沉积第一层金属，然后在所述第一层金属上覆盖电容介质层，再在所述电容介质层上覆盖第二层金属，形成金属-介质层-金属结构，然后对该结构进行图形化，形成MIM电容。
[0065]请参阅图8，在所述半导体衬底I背面形成无源器件7后，还可以继续在所述半导体衬底背面形成背面金属互连层8，并接着在所述背面金属互连层8上形成钝化层9。所述钝化层9的作用是形成表面保护层，进行绝缘。
[0066]具体的，以上述MM电容的制作过程为例，接着对所述第一层金属图形化，形成下层金属互连层，后续还包括沉积层间介质层、形成层间通孔、形成第三层金属并图形化等步骤以完成所述正面金属互连层8的制作。此处仅为实例，根据不同的互连要求，该过程包括的步骤、工艺参数等也不同，此处不应过分限制本发明的保护范围。
[0067]在以上减薄半导体衬底背面及在所述半导体衬底背面形成无源器件时，所述半导体衬底I正面固定于一负载基板5上，以保护所述半导体衬底I正面的有源器件及正面金属互连层。
[0068]请参阅图9，显示为完成背面器件制作后将所述半导体衬底翻转过来并去除附在基板后的示意图。所述半导体衬底I正面的有源器件2通过所述TSV导电柱3及所述正面金属互连层4与所述半导体衬底I背面的无源器件7连接。所述无源器件7集成在所述半导体衬底背面，相对于有源器件与无源器件集成到同一面的方式，本发明的芯片的集成方法不仅可以实现芯片面积的大大降低，同时还可以使得无源器件的面积限制放宽，可以将无源器件制作得更大，以获得更优异的性能如更大电容、更高感值等。相对于将无源器件集成到单独芯片上并采用封装的方式将无源器件与CMOS器件集成到一起的方式及通过TSV转接板将上下芯片堆叠封装的方式，本发明的有源器件与无源器件分别集成在同一片半导体衬底的正面及背面，TSV导电柱也形成于该半导体衬底中，将正面的有源器件与无源器件进行互连，使得芯片厚度显著减小。由于芯片堆叠方式中，每一片芯片均是基于一种衬底制作，而每一衬底如硅圆片均具有第一厚度，使得堆叠后整体芯片厚度增加，本发明的芯片集成方法中，有源器件与无源器件分别集成在同一片半导体衬底的正面及背面，芯片厚度减小可达60%以上，满足芯片更加小型化的需求。
[0069]为了更清楚的了解本发明的芯片集成方法，请参阅图10，显示为利用本发明的芯片的集成方法形成的一种芯片的结构示意图，其中正面的有源器件2包括ST1、栅极等，正面金属互连层4包括几层金属互连，背面的无源器件7为一个MM电容，背面金属互连层8亦包括两层金属互连，TSV导电柱3将正背面的器件进行互连。需要指出的是，此处仅为实例，根据不同的功能需求，所述有源器件及无源器件的种类可进行调整，此为本领域的公知常识，不应过分限制本发明的保护范围。
[0070]综上所述，本发明的芯片的集成方法在CMOS工艺的基础上，采用背面工艺直接将大面积无源器件集成到芯片背面，并采用TSV技术将芯片正面的有源器件与芯片背面的无源器件互连。本发明的芯片的集成方法将有源器件和无源器件集成到一片芯片上，并通过TSV导电柱进行互连，不仅可以实现芯片面积的大大降低，同时使制作的芯片相对于堆叠集成芯片厚度显著降低，厚度减小可达到60%以上，满足芯片更加小型化的需求。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
[0071]上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
【主权项】
1.一种芯片的集成方法，其特征在于，所述芯片的集成方法至少包括以下步骤: S1:提供一半导体衬底，在所述半导体衬底正面制作有源器件； 52:接着在所述半导体衬底正面制作若干深入所述半导体衬底中的TSV导电柱，所述TSV导电柱未穿透所述半导体衬底； 53:采用金属互连工艺在所述半导体衬底正面形成正面金属互连层； 54:将所述半导体衬底背面减薄直至露出所述TSV导电柱； 55:在所述半导体衬底背面形成无源器件，所述无源器件通过所述TSV导电柱及所述正面金属互连层与所述有源器件连接。
2.根据权利要求1所述的芯片的集成方法，其特征在于:于所述步骤S5中在所述半导体衬底背面形成无源器件之前首先在所述半导体衬底背面形成一绝缘层，所述绝缘层未覆盖所述TSV导电柱，然后再在所述绝缘层上形成所述无源器件。
3.根据权利要求2所述的芯片的集成方法，其特征在于:所述绝缘层的材料为聚酰亚胺。
4.根据权利要求1所述的芯片的集成方法，其特征在于:于所述步骤S5中在所述半导体衬底背面形成无源器件后，继续在所述半导体衬底背面形成背面金属互连层。
5.根据权利要求4所述的芯片的集成方法，其特征在于:形成所述背面金属互连层后，接着在所述背面金属互连层上形成钝化层。
6.根据权利要求1所述的芯片的集成方法，其特征在于:于所述步骤S4中减薄半导体衬底背面及所述步骤S5中在所述半导体衬底背面形成无源器件时，所述半导体衬底正面固定于一负载基板上。
7.根据权利要求1所述的芯片的集成方法，其特征在于:所述无源器件包括电容、电感及电阻中的一种或多种。
8.根据权利要求1所述的芯片的集成方法，其特征在于:所述有源器件包括晶体三极管、场效应管及晶闸管中的一种或多种。
9.根据权利要求1所述的芯片的集成方法，其特征在于:所述TSV导电柱的材料包括Cu。
10.根据权利要求1所述的芯片的集成方法，其特征在于:所述TSV导电柱与所述半导体衬底之间依次形成有扩散阻挡层及介质层。
【专利摘要】本发明提供一种芯片的集成方法，包括以下步骤：S1：提供一半导体衬底，在所述半导体衬底正面制作有源器件；S2：接着在所述半导体衬底正面制作若干深入所述半导体衬底中的TSV导电柱，所述TSV导电柱未穿透所述半导体衬底；S3：采用金属互连工艺在所述半导体衬底正面形成正面金属互连层；S4：将所述半导体衬底背面减薄直至露出所述TSV导电柱；S5：在所述半导体衬底背面形成无源器件，所述无源器件通过所述TSV导电柱及所述正面金属互连层与所述有源器件连接。本发明将有源器件和无源器件集成到一片芯片的正背面并通过TSV互连，使制作的芯片面积减小，厚度降低，厚度减小可达到60%以上，满足芯片更加小型化的需求。
【IPC分类】H01L21-768
【公开号】CN104795354
【申请号】CN201410023146
【发明人】李新, 戚德奎
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2015年7月22日
【申请日】2014年1月17日