缺陷转移和晶格失配外延膜的制作方法
【专利说明】
【背景技术】
[0001]可以通过例如在单质硅(Si)衬底上生长高品质的II1-V半导体或者在Si衬底上生长IV族半导体来实现各种电子和光电子器件。能够实现II1- V或IV材料的性能优势的表面层可以支撑各种高性能电子器件，例如由极高迀移率材料制造的CMOS和量子阱(Qff)晶体管，极高迀移率材料例如但不限于锑化铟(InSb)、砷化铟(InAs)Jf (Ge)、和硅锗(SiGe)。诸如激光器、检测器和光伏的光学器件也可以由各种其它直接带隙材料制造，所述材料例如但不限于砷化镓(GaAs)和砷化铟镓(InGaAs)。由于使用Si衬底具有减少成本的附加优势，所以可以通过将这些器件与Si的常规器件单片集成来进一步增强这些器件。
[0002]然而，在Si衬底上生长II1- V和IV材料存在许多挑战。晶体缺陷由II1- V半导体外延(EPI)层与Si半导体衬底之间或者IV半导体EPI层与Si半导体衬底之间的晶格失配、极性非极性失配和热失配产生。当EPI层与衬底之间的晶格失配超过一定百分比时，失配引起的应变变得太大，并且通过使EPI膜松弛，EPI层中产生缺陷。一旦膜厚度大于临界厚度(即，在低于该厚度的情况下膜是完全拉紧的，并且在高于该厚度的情况下膜是部分松弛的)，通过在膜与衬底界面处以及在EPI膜中创建失配位错来松弛应变。EPI晶体缺陷可以是线位错、堆叠层错和孪晶的形式。许多缺陷，尤其是线位错和孪晶，倾向于传播到制造半导体器件的“器件层”中。通常，缺陷产生的严重程度与II1- V半导体与Si衬底之间或者IV半导体与Si衬底之间的晶格失配的量有关。
【附图说明】
[0003]通过所附权利要求、一个或多个示例性实施例的以下【具体实施方式】、以及对应的附图，本发明实施例的特征和优势将变得显而易见，附图中:
[0004]图l(a)_(f)包括本发明的包括桥层的实施例和已经去除了桥层的另一个实施例。
[0005]图2(a)_(b)包括基于透射电子显微镜(TEM)图像的本发明的基于鳍状物的(EPI)层实施例的图。
[0006]图3 (a)-(g)包括本发明的实施例中的互补金属氧化物半导体(CMOS)设备。
[0007]图4 (a) - (g)包括本发明的实施例中的CMOS设备。
[0008]图5包括本发明的实施例中的方法。
[0009]图6包括本发明的实施例中的CMOS相关方法。
[0010]图7包括本发明的实施例中的CMOS相关方法。
【具体实施方式】
[0011]在以下描述中，阐述了许多细节，但是也可以在没有这些具体细节的情况下实践本发明的实施例。公知的电路、结构和技术未被具体示出，以避免使本发明难以理解。“实施例”、“各种实施例”等指示所描述的(多个)实施例可以包括具体特征、结构或特性，但是并非每个实施例都必需包括该具体特征、结构或特性。一些实施例可以具有针对其它实施例描述的特征中的一些或全部或者无此特征。“第一”、“第二”、“第三”等描述共同的对象并且指示所提及的相似对象的不同实例。这种形容词不暗示所描述的对象必须采用时间上、空间上的给定顺序、排名或任何其它方式。“连接”可以指示元件彼此直接物理或电接触，并且“耦合”可以指示元件彼此协作或相互作用，但是它们可以或可以不直接物理或电接触。同样，虽然相似或相同的数字可以用于表示不同附图中的相同或相似的部分，但是这样做并不表示包括相似或相同数字的所有图片组成单个或相同实施例。
[0012]用于晶格失配构造的常规技术包含厚缓冲层(例如，0.5微米或更厚)的沉积，该缓冲层桥接衬底与感兴趣的层(包括II1-V材料等的器件层)之间的晶格常数差。在这种常规技术中，复杂的退火和成分分级工艺用于在厚缓冲层内使缺陷“弯曲”到彼此中，因此缺陷消失。许多厚缓冲层技术是耗时、昂贵的、包括不期望的缓冲层表面粗糙度，并且最小缺陷密度仍然很高。
[0013]另一种常规技术包括纵横比捕获(ART)。ART基于以特定角度向上传播的线位错。在ART中，沟槽被制作有足够高的纵横比，以使缺陷终止于沟槽的侧壁上，并且终止处上方的任何层无缺陷。
[0014]实施例与上面描述的常规方法不同。例如，实施例将很薄层的纳米结构(例如，Si或SiGe纳米结构)用作模板以生长晶体的、非晶格失配的EPI层。纳米结构/EPI层之间的体积比与包括例如具有薄平面EPI层的厚衬底的更常规的方法相反。这可以将应变以及可能的缺陷从EPI层(通常利用常规方法可见)转移至下层纳米结构。换言之，在一些实施例(但不是所有实施例)中，EPI层比下层结构(例如，鳍状物)厚。
[0015]一个实施例可以包括绝缘体上硅(SOI)，其中，绝缘体之上的硅相对于EPI层而言非常薄。然而，在另一个实施例中，未使用SOI。替代地(或除了 SOI之外)，与现代制作工艺兼容的实施例利用到达水平衬底的总体上“垂直”的鳍状物(即，具有正交于水平衬底的长轴)。除了易于制作之外，基于鳍状物的实施例还允许EPI沉积在鳍状物的两侧上。鳍状物的两侧上的生长允许EPI的一半生长在鳍状物的每一侧上，以共同(在生长在多个鳍状物壁上的EPI之间)实现较高的体积优势(即，EPI的大体积与鳍状物材料的较小体积)。
[0016]图l(a)_(f)包括本发明的包括桥层的实施例(以及去除了桥层的可选实施例)。图5包括本发明的实施例中的方法。下面对图l(a)_(f)和图5进行论述。
[0017]在块505中，形成鳍状物105(图1 (a))。鳍状物105直接或间接耦合至衬底104。在一个实施例中，鳍状物105可以与浅沟槽隔离(STI)部分相邻，但是在其它实施例中不包括这种绝缘部分。在块510中，在鳍状物105之上形成桥层106(图1 (b))。在EPI层(例如，II1-V或IV材料)不能直接生长在鳍状物105 (例如，或SiGe鳍状物)上时可能需要该可选步骤。桥层106可以通过例如将缺陷驱动到鳍状物中来改变鳍状物105的晶格常数。例如，由于桥层的厚度(例如，小于30nm至40nm)与常规缓冲层的厚度(例如，大于0.5微米)形成比较，所以桥层与厚缓冲层不同。作为选择，在一个实施例中，在块515(用虚线示出以指示其可选性)中，使鳍状物105和桥层106退火，以关闭或去除鳍状物105与桥层106之间的任何晶格失配(图1(c))。在块520(图1(d))中，在桥层106之上(或在未使用桥层的情况下直接在鳍状物105之上)形成EPI层107。EPI层107可以用作沟道材料，其包括例如 IV 或II1-V 材料，例如 Ge、SiGe、GaAs、AlGaAs、InGaAs, InAs 和 InSb0
[0018]图2(a)_(b)包括基于透射电子显微镜(TEM)图像的本发明的基于鳍状物的(EPI)层实施例的图。图2(a)包括Si鳍状物205上的InAs EPI膜207，二者之间具有11 %的晶格失配。EPI 207近乎无缺陷。图2(a)中不存在桥层。
[0019]图2(b)包括Si鳍状物205上的Ge EPI层207 (由207L表示的左边部分和由207R表示的右边部分，被统