任一种的桥层材料。
3.根据权利要求2所述的设备，其中，所述EPI层包括在晶体管的沟道中并且耦合到所述晶体管的源极和漏极。
4.根据权利要求3所述的设备，其中，所述衬底不包括绝缘体上硅(SOI)构造。
5.根据权利要求2所述的设备，其中，所述EPI层包括在晶体管的沟道中并且耦合到所述晶体管的源极和漏极，所述源极和所述漏极均与所述鳍状物结构直接接触。
6.根据权利要求2所述的设备，其中，所述鳍状物包括与所述鳍状物顶部相邻的应变集中部分。
7.根据权利要求2所述的设备，其中，所述EPI层沿所述EPI层与所述桥层之间的整个边界少有缺陷。
8.根据权利要求1所述的设备，其中，正交于所述鳍状物的长垂直轴的单个平面与所述鳍状物在第一区域上相交并且与所述EPI侧壁在第二区域上相交，并且所述第二区域大于所述第一区域。
9.根据权利要求1所述的设备，其中，所述鳍状物与所述衬底是整体的，并且所述EPI层侧壁部分彼此是整体的。
10.根据权利要求1所述的设备，其包括: 与所述鳍状物结构相邻的附加鳍状物结构，其包括第一晶格常数、以及从所述鳍状物顶延伸到衬底的相对的附加鳍状物侧壁部分；以及 附加桥层，其包括所述第一晶格常数、以及分别与所述相对的附加鳍状物侧壁部分直接接触的相对的附加桥层侧壁部分； 其中，所述EPI层具有第一极性，所述附加桥层具有与所述第一极性相反的第二极性，并且所述EPI层和所述附加桥层包括在CMOS器件中。
11.根据权利要求1所述的设备，其包括: 与所述鳍状物结构相邻的附加鳍状物结构，其包括第一晶格常数、以及从所述鳍状物顶部延伸到衬底的相对的附加鳍状物侧壁部分； 附加桥层，其包括所述第一晶格常数、以及分别与所述相对的附加鳍状物侧壁部分直接接触的相对的附加桥层侧壁部分；以及 附加EPI层，其包括第二晶格常数、以及分别与所述相对的附加桥层侧壁部分直接接触的相对的附加EPI侧壁部分； 其中，所述EPI层具有第一极性，所述附加EPI层具有与所述第一极性相反的第二极性，并且所述EPI层和所述附加EPI层包括在CMOS器件中。
12.根据权利要求1所述的设备，其中，桥侧壁层与所述鳍状物结构的距离相等。
13.—种设备，包括: 包括第一沟槽和与所述第一沟槽接近的第二沟槽的层间电介质； 包括沿所述第一沟槽的侧壁形成的第一层的至少一个半导体沟道，所述第一层包括II1- V族材料层和IV族材料层的其中之一；以及 包括沿所述第二沟槽的侧壁形成的第二层的至少一个半导体沟道，所述第二层包括II1- V族材料层和IV族材料层的其中之一； 其中，两个沟道均用于CMOS晶体管器件中，并且所述第一层和所述第二层是外延的(EPI)。
14.根据权利要求13所述的设备，其中，所述第一层具有与所述第二层相反的极性。
15.根据权利要求14所述的设备，其包括: 衬底，其上形成所述层间电介质； 其中，所述第一层具有第一晶格常数，所述第二层具有第二晶格常数，并且所述衬底具有与所述第一晶格常数和所述第二晶格常数的至少其中之一不同的第三晶格常数。
16.根据权利要求13所述的设备，其中，所述第一沟槽和所述第二沟槽形成在鳍状物上并且直接形成在所述鳍状物之上。
17.根据权利要求13所述的设备，其包括: 沿所述第一沟槽的另一个侧壁形成的第三层，所述第三层包括II1- V族材料层和IV族材料层的其中之一； 沿所述第二沟槽的另一个侧壁形成的第四层，所述第四层包括II1- V族材料层和IV族材料层的其中之一； 其中，所述第一层和所述第三层通常与所述第一沟槽的距离相等，并且所述第二层和所述第四层通常与所述第二沟槽的距离相等。
18.根据权利要求13所述的设备，其中: 所述第一层包括所述II1- V族材料层；并且 所述第二层包括所述IV族材料层。
19.一种设备，包括: 鳍状物结构，其包括第一晶格常数、以及鳍状物顶部和从所述鳍状物顶部向衬底延伸的相对的鳍状物侧壁部分； 外延(EPI)层，其包括与所述第一晶格常数不同的第二晶格常数，所述EPI层包括分别与所述相对的鳍状物侧壁部分直接接触的相对的EPI侧壁部分； 其中，(a)所述EPI层包括IV材料和II1- V材料的其中之一，(b)所述鳍状物结构包括硅，并且(c)所述EPI层包括在晶体管的沟道中。
20.根据权利要求19所述的设备，其中，所述鳍状物包括与所述鳍状物顶部相邻的应变集中部分，并且所述EPI层沿所述EPI层与所述鳍状物结构之间的整个边界无缺陷。
21.—种设备，包括: 层间电介质，其位于衬底上并且包括形成在附加沟槽和鳍状物的其中之一上并且直接形成在附加沟槽和鳍状物的其中之一之上的沟槽；以及 外延(EPI)层，其沿所述沟槽的侧壁形成，所述EPI层包括IV族材料和II1-V族材料的其中之一， 其中，所述EPI层和所述衬底具有不同晶格常数。
22.根据权利要求21所述的设备，其中，所述EPI层包括II1- V族材料。
23.根据权利要求21所述的设备，其中，所述沟槽形成在所述鳍状物上并且直接形成在所述鳍状物之上。
24.根据权利要求21所述的设备，其中，所述EPI层完全包括在所述沟槽的所述侧壁与所述附加沟槽和所述鳍状物的所述其中之一的侧壁之间。
25.根据权利要求21所述的设备，其包括附加EPI层，其沿所述沟槽的附加侧壁形成，所述附加EPI层包括IV族材料和II1-V族材料中的另一个；其中，所述附加EPI层与所述衬底具有不同晶格常数。
26.根据权利要求25所述的设备，其中，所述EPI层和所述附加EPI层通常与所述沟槽的距离相等。
【专利摘要】本发明描述了缺陷转移和晶格失配外延膜。实施例将很薄层的纳米结构(例如，Si或SiGe鳍状物)用作模板以生长晶体的、非晶格失配的外延(EPI)层。在一个实施例中，纳米结构与EPI层之间的体积比是使EPI层比纳米结构厚的体积比。在一些实施例中，很薄的桥层包括在纳米结构与EPI之间。实施例包括覆盖鳍状物(或曾经覆盖鳍状物)的EPI层彼此被相反极化的CMOS器件。实施例包括覆盖鳍状物(或曾经覆盖鳍状物)的EPI层与覆盖鳍状物(或曾经覆盖鳍状物)的桥层被相反极化的CMOS器件。因此，公开了用于将缺陷从EPI层转移到纳米结构(被保留或被去除)的各种实施例。本文中描述了其它实施例。
【IPC分类】H01L21-336, H01L21-20, H01L29-78
【公开号】CN104798179
【申请号】CN201380060387
【发明人】B·舒金, V·H·勒, R·S·周, S·达斯古普塔, G·杜威, N·戈埃尔, J·T·卡瓦列罗斯, M·V·梅茨, N·慕克吉, R·皮拉里塞泰, W·拉赫马迪, M·拉多萨夫列维奇, H·W·田, N·M·泽利克
【申请人】英特尔公司
【公开日】2015年7月22日
【申请日】2013年6月27日
【公告号】US8872225, US20140175512, WO2014099014A1