一种mos管及其制造方法
【技术领域】
[0001]本发明涉及半导体技术领域，特别是指一种MOS管及其制造方法。
【背景技术】
[0002]平面DMOS管是最典型的半导体器件之一，目前大量应用于电源适配器、逆变器、氙气灯、LED驱动等电路中。
[0003]在高压DMOS管的制造技术中，单脉冲雪崩击穿能量EAS反映了器件作为开关的抗冲击能力，是衡量器件可以安全吸收反向雪崩能量的高低，因此，提高器件的EAS抗冲击能力非常重要。一般的传统方法如图1所示，采用侧墙(Spacer)阻挡工艺，先沉淀一层Spacer再进行P+注入，根据具体情况还可以选择回刻工艺。但是，该方法在注入P+时还需要沉淀Spacer,工艺复杂，EAS低。
【发明内容】
[0004]本发明要解决的技术问题是提供一种MOS管及其制造方法，实现直接利用多晶硅自对准工艺做P+注入，获得更好的EAS能力。
[0005]为达到上述目的，本发明的实施例提供一种MOS管的制造方法，包括下列步骤:
[0006]在第一导电型的第一区域上形成第二区域；
[0007]在所述第二区域表面热氧化生长第一氧化层；
[0008]剥掉所述第二区域的所述第一氧化层；
[0009]在所述第一氧化层位置再生长第二氧化层；
[0010]在所述第二氧化层上沉淀形成第三区域；
[0011]在所述第三区域内光刻、蚀刻出沟槽，剩余的第三区域形成栅极；
[0012]在所述沟槽下的第二区域内形成体区；
[0013]在所述沟槽内放置光阻，进行光刻，在所述体区上，所述沟槽与所述栅极交界处的底部形成源区；
[0014]在所述体区内所述沟槽底部形成第四区域；
[0015]在所述栅极上以及所述沟槽内沉淀介质层，进行回流；
[0016]在所述介质层沉淀第一金属层；
[0017]在所述第一区域下沉淀第二金属层形成漏极。
[0018]其中，所述第二区域为所述第一导电型且具有比第一区域低的掺杂剂浓度。
[0019]其中，所述第二氧化层为栅氧化层。
[0020]其中，所述第二区域为多晶娃。
[0021]其中，所述体区具有与第一导电型相反的第二导电型。
[0022]其中，所述源区为第一导电型。
[0023]其中，所述第四区域为所述第二导电型且具有比所述体区高的掺杂剂浓度。
[0024]本发明还提供一种MOS管，包括:
[0025]第一导电型的第一区域；
[0026]设置在所述第一区域上的第二区域；
[0027]在第二区域表面氧化形成的第二氧化层；
[0028]在所述第二氧化层上沉淀形成的栅极；
[0029]在所述栅极间光刻、蚀刻形成的沟槽；
[0030]在所述沟槽下的第二区域内的体区；
[0031]在所述体区上，所述沟槽与所述栅极交界处的底部的源区；
[0032]在所述体区内所述沟槽底部的第四区域；
[0033]在所述栅极上以及所述沟槽内的介质层；
[0034]在所述介质层上的第一金属层；
[0035]在所述第一区域背部的漏极。
[0036]其中，所述第二区域为所述第一导电型且具有比第一区域低的掺杂剂浓度。
[0037]其中，所述第二氧化层为栅氧化层。
[0038]其中，所述第二区域为多晶娃。
[0039]其中，所述体区具有与第一导电型相反的第二导电型。
[0040]其中，所述源区为第一导电型。
[0041 ] 其中，所述第四区域为所述第二导电型且具有比所述体区高的掺杂剂浓度。
[0042]本发明的上述技术方案的有益效果如下:
[0043]本发明实施例的一种MOS管的制造方法，直接利用第三区域的窗口做屏蔽，进行体区的自对准方式注入，提高了 MOS管的EAS能力。
【附图说明】
[0044]图1表示现有的侧墙Space工艺P+注入示意图；
[0045]图2表示本发明实施例的MOS管的制造方法的步骤示意图；
[0046]图3表示本发明实施例的MOS管的制造方法的实现示意图1 ;
[0047]图4表示本发明实施例的MOS管的制造方法的实现示意图2 ；
[0048]图5表示本发明实施例的MOS管的制造方法的实现示意图3 ；
[0049]图6表示本发明实施例的MOS管的制造方法的实现示意图4 ；
[0050]图7表示本发明实施例的MOS管的制造方法的实现示意图5 ；
[0051]图8表示本发明实施例的MOS管的制造方法的实现示意图6 ；
[0052]图9表示本发明实施例的MOS管的制造方法的实现示意图7 ；
[0053]图10表示本发明实施例的MOS管的制造方法的实现示意图8 ；
[0054]图11表示本发明实施例的MOS管的制造方法的实现示意图9 ；
[0055]图12表示本发明实施例的MOS管的制造方法的实现示意图10 ；
[0056]图13表示本发明实施例的MOS管的制造方法的实现示意图11 ；
[0057]图14表示本发明实施例的MOS管的制造方法的导电型分布示意图；
[0058]图15表示DMOS管内部的寄生NPN晶体管示意图。
【具体实施方式】
[0059]为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
[0060]本发明针对现有的制造MOS管的工艺，在注入P+时还需要沉淀Spacer，工艺复杂，作为开关抗冲击能力低的问题，提供一种MOS管的制造方法，直接利用自对准的方法做P+注入，获得更好的EAS能力。
[0061]如图2所示，本发明实施例的一种MOS管的制造方法，包括下列步骤:
[0062]步骤101，在第一导电型的第一区域上形成第二区域；
[0063]步骤102，在所述第二区域表面热氧化生长第一氧化层；
[0064]步骤103，剥掉所述第二区域的所述第一氧化层；
[0065]步骤104，在所述第一氧化层位置再生长第二氧化层；
[0066]步骤105，在所述第二氧化层上沉淀形成第三区域；
[0067]步骤106，在所述第三区域内光刻、蚀刻出沟槽，剩余的第三区域形成栅极；
[0068]步骤107，在所述沟槽下的第二区域内形成体区；
[0069]步骤108，在所述沟槽内放置光阻，进行光刻，在所述体区上，所述沟槽与所述栅极交界处的底部形成源区；
[0070]步骤109，在所述体区内所述沟槽底部形成第四区域；
[0071]步骤110，在所述栅极上以及所述沟槽内沉淀介质层，进行回流；
[0072]步骤111，在所述介质层沉淀第一金属层；
[0073]步骤112，在所述第一区域下沉淀第二金属层形成漏极。
[0074]根据上述步骤完成MOS管的制作，由于去掉了 Space沉淀层，直接利用第三区域的窗口做屏蔽，进行体区的自对准方式注入，提高了 MOS管的EAS能力。
[0075]其中，所述第二区域为所述第一导电型且具有比第一区域低的掺杂剂浓度。
[0076]其中，所述第二氧化层为栅氧化层。
[0077]其中，所述第三区域为多晶硅。
[0078]其中，所述体区具有与第一导电型相反的第二导电型。
[0079]其中，所述源区为第一导电型。
[0080]其中，所述第四区域为所述第二导电型且具有比所述体区高的掺杂剂浓度。
[0081]在本实施例中第一导电型可以是N型，第二导电型为P型或者第一导电型为P型，第二导电型为N型，典型的优选为第一导电型为N型，第二导电型为P型。
[0082]下面以优选的第一导电型为N型，第二导电型为P型为例，结合【附图说明】本发明实施例的MOS管的制造方法:
[0083]如图3所示，在N型第一区域I上形成的N型第二区域2的表面，进行热氧化，生成第一氧化层3，第一区域I即是衬底，第二区域2即是外延层；
[0084]然后如图4所示剥掉N型第二区域2上的第一氧化层3，当然，终端结构位置需要留下第一氧化层，并未剥去；
[0085]下一步，如图5所示，再在剥掉第一氧化层3的N型第二区域2表面的位置生长第二氧