提高了板级可靠性的晶片级封装装置的制造方法
【技术领域】
[0001]本发明涉及晶片级封装的技术领域，更具体地，涉及一种提高了板级可靠性的晶片级封装装置、电子装置以及制造该晶片级封装装置的方法。
【背景技术】
[0002]多年来，封装技术已经发展到开发更小、更便宜、更可靠和更环境友好的封装装置。例如，已经开发了采用可直接表面安装的封装装置的芯片级封装技术。扁平无引线封装技术，诸如四方扁平无引线(QFN)封装技术，将集成电路芯片物理地和电地连接到印刷电路板上。扁平无引线封装技术通常采用引线框架，该引线框架包括安装在其上的集成电路芯片(管芯)。该管芯可以通过引线键合技术或倒装芯片技术与引线框架电互连。
【发明内容】
[0003]描述了晶片级封装装置、电子装置和制造方法，所述制造方法包括在晶片级封装装置上形成暴露的引线末端以便在晶片级封装装置上提供焊料支撑结构。焊料角焊缝可以被优化以便提高板级可靠性并使得容易进行视觉检查。在各实现方式中，采用根据本发明的示例技术的晶片级封装装置包括:包含至少一个集成电路管芯的经处理的半导体晶片、设置在所述至少一个集成电路管芯上的金属垫、设置在所述至少一个集成电路管芯上以及所述金属垫的至少一部分上的第一电介质层、至少部分地形成在所述金属垫和所述第一电介质层上的再分布层、设置在所述第一电介质层上以及所述再分布层的一部分上的第二电介质层、形成在所述再分布层上的第一柱、至少部分地形成在所述第二电介质层上的模制层、形成在所述第一柱上的第二柱、和形成在所述第二柱上的镀覆层。另外，一种电子装置可以包括印刷电路板和上述晶片级装置。在各实现方式中，一种采用根据本发明的示例技术来制造表面安装装置的方法包括:接纳经处理的集成电路晶片；在所述经处理的集成电路晶片上形成金属垫；在所述集成电路晶片的至少一部分和所述金属垫的至少一部分上形成第一电介质层；至少部分地在所述金属垫和所述第一电介质层上形成再分布层结构；在所述第一电介质层上以及所述再分布层结构的一部分上形成第二电介质层；在所述再分布层结构上形成柱；在所述第二电介质层上以及所述柱的一部分上形成模制层；在所述柱上以及所述模制层的一部分上形成柱层，其中所述柱层从第一柱延伸到另一柱；在所述柱层上形成镀覆层；和单体化所述经处理的集成电路晶片，其包括沿横跨所述镀覆层的锯切道进行切割，其中单体化所述经处理的集成电路晶片结果得到一种晶片级封装件，其具有在所述晶片级封装件的至少两个侧面上暴露的垫触头。
[0004]根据本发明的一个方面，一种晶片级封装装置，其包括:经处理的半导体晶片，其包括至少一个集成电路管芯；金属垫，其设置在所述至少一个集成电路管芯上；第一电介质层，其设置在所述至少一个集成电路管芯上以及所述金属垫的至少一部分上；再分布层，其至少部分地形成在所述金属垫和所述第一电介质层上；第二电介质层，其设置在所述第一电介质层上以及所述再分布层的一部分上；柱结构，其形成在所述再分布层上；模制层，其至少部分地形成在所述第二电介质层上；柱层，其形成在所述柱结构上；和镀覆层，其形成在所述柱层上。
[0005]可选地，设置在所述至少一个集成电路管芯上的所述金属垫包括铝。
[0006]可选地，所述第一电介质层或所述第二电介质层中的至少一个包括聚苯并恶唑材料。
[0007]可选地，所述第一电介质层或所述第二电介质层中的至少一个包括聚酰亚胺材料。
[0008]可选地，所述柱结构或所述柱层中的至少一个包括铜。
[0009]可选地，所述柱结构包括屏障材料。
[0010]可选地，所述柱层在所述柱结构上形成悬臂。
[0011]可选地，所述模制层包括环氧基材料。
[0012]可选地，形成在所述柱层上的镀覆层包括锡。
[0013]根据本发明的另一方面，一种电子装置，其包括:印刷电路板；以及晶片级封装件，其结合到所述印刷电路板上，所述晶片级封装件包括:
[0014]经处理的半导体晶片，其包括至少一个集成电路管芯；金属垫，其设置在所述至少一个集成电路管芯上；第一电介质层，其设置在所述至少一个集成电路管芯上以及所述金属垫的至少一部分上；再分布层，其至少部分地形成在所述金属垫和所述第一电介质层上；第二电介质层，其设置在所述第一电介质层上以及所述再分布层的一部分上；柱结构，其形成在所述再分布层上；模制层，其至少部分地形成在所述第二电介质层上；柱层，其形成在所述柱结构上；和镀覆层，其形成在所述柱层上。
[0015]可选地，设置在所述至少一个集成电路管芯上的所述金属垫包括铝。
[0016]可选地，所述第一电介质层或所述第二电介质层中的至少一个包括聚苯并恶唑材料。
[0017]可选地，所述第一电介质层或所述第二电介质层中的至少一个包括聚酰亚胺材料。
[0018]可选地，所述柱结构或所述柱层中的至少一个包括铜。
[0019]可选地，所述柱结构包括屏障材料。
[0020]可选地，所述模制层包括环氧基材料。
[0021]可选地，形成在所述柱层上的镀覆层包括锡。
[0022]可选地，所述电子装置还包括结合到所述印刷电路板的焊垫上并结合到所述晶片级封装件的暴露引线末端的至少一部分上的焊料支撑结构。
[0023]根据本发明的又一方面，一种方法，其包括:接纳经处理的集成电路晶片；在所述经处理的集成电路晶片上形成金属垫；在所述集成电路晶片的至少一部分和所述金属垫的至少一部分上形成第一电介质层；至少部分地在所述金属垫和所述第一电介质层上形成再分布层结构；在所述第一电介质层上以及所述再分布层结构的一部分上形成第二电介质层；在所述再分布层结构上形成柱结构；在所述第二电介质层上以及所述柱结构的一部分上形成模制层；在所述柱结构上以及所述模制层的一部分上形成柱层，其中所述柱层从第一柱结构延伸到另一柱结构；和在所述柱层上形成镀覆层。
[0024]可选地，所述方法还包括单体化所述经处理的集成电路晶片，单体化所述经处理的集成电路晶片包括沿横跨所述镀覆层的锯切道进行切割，其中单体化所述经处理的集成电路晶片结果得到一种晶片级封装装置，其具有在所述晶片级封装装置的至少两个侧面上暴露的垫触头。本
【发明内容】
被提供以便以简化形式介绍下文在【具体实施方式】中进一步描述的概念的精选者。本
【发明内容】
并不打算用来标识所要求保护的主题的关键特征或必要特征，也不打算用来帮助确定所要求保护的主题的范围。
【附图说明】
[0025]详细说明将参照附图进行描述。说明书和附图的不同实例中可以使用相同的附图标记表示相似或相同的项目。
[0026]图1A是示出了根据本发明实施例的包括暴露的引线末端的晶片级封装装置的实施方式的示意剖视图。
[0027]图1B是示出了根据本发明实施例的包括暴露的引线末端的晶片级封装装置的实施方式的部分仰视图。
[0028]图1C是示出了根据本发明实施例的包括暴露的引线末端的晶片级封装装置的实施方式的部分剖视图。
[0029]图1D是示出了根据本发明实施例的包括暴露的引线末端的晶片级封装装置的实施方式的部分剖视图，其中该晶片级封装装置结合到印刷电路板上。
[0030]图2是示出了用于制造包括暴露的引线末端的晶片级封装装置(诸如图1A至ID中示出的表面安装装置)的示例性方法的流程图。
[0031]图3A是示出了根据图2所示方法制造诸如图1A至ID所示装置的晶片级封装装置的示意性局部剖面侧视图。
[0032]图3B是示出了根据图2所示方法制造诸如图1A至ID所示装置的晶片级封装装置的示意性局部剖面侧视图。
[0033]图3C是示出了根据图2所示方法制造诸如图1A至ID所示装置的晶片级封装装置的示意性局部剖面侧视图。
[0034]图3D是示出了根据图2所示方法制造诸如图1A至ID所示装置的晶片级封装装置的示意性局部剖面侧视图。
[0035]图3E是示出了根据图2所示方法制造诸如图1A至ID所示装置的晶片级封装装置的示意性局部剖面侧视图。
【具体实施方式】
[0036]概述
[0037]晶片级封装是芯片级封装技术，其涵盖了用以将集成电路芯片在分割之前在晶片级进行封装