碳化硅半导体装置的制造方法
【技术领域】
[0001]本发明涉及一种在将碳化硅单晶衬底的表面气蚀之后形成外延生长层的碳化硅半导体装置的制造方法。
【背景技术】
[0002]近些年，与硅相比，带隙、绝缘破坏电场强度、饱和漂移速度、热导率均相对较大的碳化硅(SiC)主要作为电力控制用功率器件的材料而受到关注。事实上，使用该碳化硅而构成的功率器件(碳化硅半导体装置)能够大幅度降低电力损耗、实现小型化等，还能够实现电源电力转换时的节能化，因此，成为用于电动车的高性能化、太阳能电池系统等的高功能化等实现低碳社会中的关键器件。
[0003]在制造碳化硅半导体装置的情况下，大多在碳化硅单晶衬底(SiC大块单晶衬底)上，预先通过热CVD法(热化学气相沉积法)等，使成为碳化硅半导体装置的激活区的碳化硅膜进行外延生长。在这里，激活区是包含晶体中的掺杂浓度以及膜厚受到了精密地控制的生长方向轴的截面区域。在碳化硅单晶衬底的基础上还需要如上所述的碳化硅膜的理由在于，根据器件的规格已经大致决定出掺杂浓度以及膜厚，通常情况下，要求其精度比大块单晶衬底的尚。
[0004]下面，将在碳化硅单晶衬底上使碳化硅膜进行外延生长而得到的晶片称为外延片。对外延片实施各种加工而制造出碳化硅半导体装置。因此，可以从一张外延片制作出具有期望特性的器件的个数的比率即元件成品率较强地依赖于外延生长层的电气特性的均一性。在外延片面内，如果存在与其他区域相比绝缘破坏电场较小的局部区域，或者说在施加了一定的电压时会流动相对较大的电流的局部区域，则包含该区域的器件的特性例如耐电压特性发生劣化。由此，即使在相对较小的施加电压下，也会产生流动所谓漏电流的问题。换言之，可以限制元件成品率的首要要素是外延片的晶体学上的均一性。作为妨碍该均一性的主要原因，已知的是由于外延生长时的问题而出现的各种所谓的电流泄漏缺陷。
[0005]上述的晶体缺陷的共同特征是，晶体中的原子排列的周期性沿晶体生长方向在局部变得不完整。作为随着碳化硅的外延生长而产生的缺陷，根据其表面形状的特征，已知被称为锥形(cairot)缺陷、三角缺陷等的电流泄漏缺陷。其中，作为产生三角缺陷的主要原因，除了残留在衬底表面的研磨损伤、异种的多型(poly type)晶核等以外，还有一个原因是附着在衬底表面的SiC尘埃成为缺陷的起点。作为该SiC尘埃，具有下述状况等所产生的SiC尘埃，即:在碳化硅单晶衬底的制造时附着的SiC尘埃，S卩，在SiC大块单晶生长之后，在经过磨削、研磨工序等而加工出碳化硅单晶衬底的期间附着的SiC尘埃；以及当通过热CVD法在碳化硅单晶衬底上进行外延生长时，从在反应炉内部堆积的碳化硅膜中脱离的SiC尘埃。
[0006]此外，提出了对碳化硅单晶衬底进行氢蚀刻而使衬底表面平坦化的技术(例如，参照专利文献I)。但是，在准备了具有平均粗糙度小于或等于0.2nm的平坦性的碳化硅单晶衬底的情况下，不考虑进行如上所述的平坦化。
[0007]专利文献1:日本特开2001 - 77030号公报
[0008]使用形成有这些三角缺陷的碳化硅膜而制造出的碳化硅半导体装置的耐电压特性等器件特性和成品率有所降低。因此，存在产品的可靠性降低的问题。
【发明内容】
[0009]本发明就是为了解决上述的课题而提出的，其目的在于得到一种能够提高产品可靠性的碳化硅半导体装置的制造方法。
[0010]本发明所涉及的碳化硅半导体装置的制造方法的特征在于，具有:准备工序，在该工序中，准备具有平均粗糙度小于或等于0.2nm的平坦性的碳化硅单晶衬底；气蚀工序，在该工序中，将所述碳化硅单晶衬底的表面在还原性气体气氛中进行气蚀；以及外延生长工序，在该工序中，在气蚀之后，使碳化硅膜在所述碳化硅单晶衬底的表面上进行外延生长，将所述气蚀的蚀刻速率设为大于或等于0.5 ym/h而小于或等于2.0 μ m/ho
[0011]发明的效果
[0012]在本发明中，在将具有平均粗糙度小于或等于0.2nm的平坦性的碳化硅单晶衬底的表面在还原性气体气氛中进行蚀刻速率大于或等于0.5 μ m/h而小于或等于2.0 μ m/h的气蚀之后，使碳化硅膜进行外延生长。由此，能够得到晶体缺陷较少的高品质的碳化硅膜，因此，能够提尚广品的可靠性。
【附图说明】
[0013]图1是用于说明本发明的实施方式所涉及的碳化硅半导体装置的制造方法的图。
[0014]图2是用于说明本发明的实施方式所涉及的碳化硅半导体装置的制造方法的图。
[0015]图3是蚀刻速率和设定温度的阿伦尼乌斯曲线图。
[0016]图4是表示蚀刻速率与三角缺陷数密度的关系的图。
[0017]图5是表示以SiC尘埃作为起点的三角缺陷的例子的图。
[0018]图6是示意地表示以SiC尘埃作为起点的三角缺陷的俯视图。
[0019]图7是示意地表示以SiC尘埃作为起点的三角缺陷的剖面图。
[0020]标号的说明
[0021]I碳化硅单晶衬底，2反应炉，3a基座上部，3b基座下部，3c基座台，4石英管，5感应线圈，6碳化娃膜
【具体实施方式】
[0022]图1以及图2是用于说明本发明的实施方式所涉及的碳化硅半导体装置的制造方法的图。首先，准备具有平均粗糙度小于或等于0.2nm的平坦性的碳化硅单晶衬底I。具体地说，首先，通过机械研磨以及使用呈酸性或者碱性的药液的化学机械研磨，对4H-SiC大块单晶衬底进行平坦化处理，该4H-SiC大块单晶衬底相对于作为主面的(0001)面(C面)的、朝向〈11-20〉方向的倾斜角是4度。然后，使用丙酮实施超声波清洗而将有机物去除。然后，进行所谓的RCA清洗。S卩，在加热至75°C (±5°C)的氨水和双氧水的混合液(1:9)中浸泡10分钟，然后，浸入加热至75°C (±5°C )的盐酸和双氧水(I:9)中。然后，浸入至包含体积比率是5%左右的氢氟酸的水溶液中，随后，通过纯水实施置换处理，从而对衬底进行表面清洗。通过上述的工序，形成碳化硅单晶衬底I。在这里，平均粗糙度是使用原子力显微镜(AFM)测量碳化硅单晶衬底I的表面的5μπιΧ5μπι的四方区域并计算出算术平均粗糙度Ra而得到的值。
[0023]此外，碳化硅单晶衬底I的倾斜角不限定于4度，只要是2度?10度左右的范围内，通过化学机械研磨实施平坦化处理使得平均粗糙度小于或等于0.2nm即可，更优选通过微分干涉显微镜进行表面观察，确认没有擦伤。
[0024]图1是本实施方式中的CVD装置的反应炉2的结构图。反应炉2是横向的热壁型的反应炉，具有基座上部3a、基座下部3b、以及基座台3c，该基座上部3a、基座下部3b、以及基座台3c由涂有SiC的高纯度石墨构成。在该基座台3c上设置碳化硅单晶衬底I。然后，在反应炉2内，作为还原性气体例如导入氢气。该氢气兼作为载气。然后，控制压力，使得反应炉2的真空度保持恒定，例如5kPa左右。然后，通过向卷绕在石英管4的周围的感应线圈5导入交流电流，通过感应过热而将基座上部3a、基座下部3b、以及基座台3c加热至1650°C左右为止，在还原性气体气氛中实施退火工序。由此，将碳化硅单晶衬底I的表面在还原性气体气氛中进行气蚀。此时，还原性气体气氛仅是氢气。例如，衬底表面的蚀刻速率是1.0 μπι/h，退火时间是15分钟。
[0025]然后，如图2所示，通过向反应炉2内供给原料气体，从而使在碳化硅单晶衬底I的表面上