片衬底上沉积层间介质层后的剖面结构示意图；
[0032]图3示出了对图2所示的层间介质层进行选择性光刻，形成凹槽和导电沟槽后的剖面结构示意图；
[0033]图4示出了在图3所示的凹槽和导电沟槽中沉积钨形成钨结构和接触孔后的剖面结构示意图；
[0034]图5示出了在图4所示的凹槽的钨结构上沉积氮化硅形成氮化硅层后的剖面结构示意图；
[0035]图6示出了对图5中的氮化硅层、层间介质层和衬底进行选择性刻蚀形成第一硅孔后的剖面结构示意图；
[0036]图7不出了向图6中的第一娃孔中和氮化娃层上沉积TEOS并对层间介质层上的TEOS沉积物和氮化硅层进行CMP得到TEOS层后的剖面结构示意图；
[0037]图8示出了在图7所示的第一硅孔中的TEOS层上沉积铜并对铜进行CMP形成铜导电层后的剖面结构示意图；
[0038]图9示出了在图8所示的器件结构上沉积金属形成金属互连层后的剖面结构示意图；
[0039]图10示出了本申请一种优选实施方式所提供的对准结构的剖面结构示意图；
[0040]图11示出了本申请一种优选实施方式所提供的硅通孔制作方法的流程示意图；
[0041]图12至图23示出了执行图11所示各步骤后的器件剖面结构示意图，其中，
[0042]图12示出了在在衬底的具有栅极结构的表面上依次设置在层间介质层和第一介电层后的剖面结构示意图；
[0043]图13示出了依次刻蚀图12所示的第一介电层和层间介质层形成对准结构的凹槽和位于栅极结构上方的导电沟槽后的剖面结构示意图；
[0044]图14示出了在图13所示的凹槽和导电沟槽内对应形成金属层和接触孔后的剖面结构示意图；
[0045]图15示出了图14所示的第一介电层、金属层和接触孔上沉积氮化物形成氮化层后的剖面结构示意图；
[0046]图16示出了在图15所示的氮化层上沉积多晶硅后的剖面结构示意图；
[0047]图17示出了去除图16所示凹槽之外的多晶硅后的剖面结构示意图；
[0048]图18示出了依次刻蚀图17所示的氮化层、第一介电层、层间介质层和衬底，形成第一硅孔后的剖面结构示意图；
[0049]图19示出了在图18所示的第一硅孔的内壁上、裸露的氮化层上和多晶硅层上沉积介电隔离材料后的剖面结构示意图；
[0050]图20示出了在图19所示的介电隔离材料上沉积导电材料后的剖面结构示意图；
[0051]图21示出了去除图20所示的氮化层以上的导电材料和介电隔离材料，形成第一硅通孔的导电层和介电隔离层后的剖面结构示意图；
[0052]图22示出了去除图21所示的第一介电层以上的氮化层后的剖面结构示意图；
[0053]图23示出了去除图22所示的全部多晶硅层形成对准结构后的剖面结构示意图；以及
[0054]图24示出了在图23所示的第一介电层、介电隔离层、导电层、接触孔、凹槽的金属层和氮化层上形成第一金属互连层后的剖面结构示意图。
【具体实施方式】
[0055]应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
[0056]需要注意的是，这里所使用的术语仅是为了描述【具体实施方式】，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
[0057]为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。
[0058]正如【背景技术】所介绍的，现有硅通孔在制作过程，所采用的对准结构表面平整，利用光学检测结构难以快速、精确地进行定位，影响后续所形成的硅通孔的准确程度，为了解决如上问题，本申请提出了一种半导体器件的硅通孔制作的对准结构及硅通孔的制作方法。
[0059]在本申请一种优选的实施方式中，提供了一种用于硅通孔制作的对准结构，如图10所不，该对准结构包括衬底100、层间介质层102、第一介电层103、凹槽200、金属层104和氮化层106,层间介质层102设置在衬底100的表面上,第一介电层103设置在层间介质层102远离衬底100的表面上，凹槽200贯穿层间介质层102和第一介电层103设置,金属层104沿凹槽200的内壁设置；氮化层106设置在金属层104上，其中，上述凹槽200具有凹陷201，该凹陷201设置在所述氮化层106上。
[0060]具有如图10所示剖面结构的对准结构，由于凹槽200内设置有凹陷201，因此在形成第一金属互连层110后由于该凹陷201的存在，使得第一金属互连层110在制作时需要填充该凹陷201进而在第一金属互连层110的表面形成小的凹陷(如图24所示)，进而在利用其对准时，利用其表面不平整的特点可以快速找到并对准该对准结构，而且提高了所形成的硅通孔的对准程度。
[0061]在本申请另一种优选的实施方式中，上述对准结构还包括多晶硅层107，多晶硅层107位于上述凹陷201内且多晶娃层107的上表面低于氮化层106的上表面。具有上述结构的对准结构，由于多晶娃层107的上表面低于氮化层106的上表面，因此在凹槽200中仍然存在深度小于上述凹陷201的小凹陷，因此，所形成第一金属互连层110的表面仍然是不平整的，进而可以利用不平整的表面可以快速、准确地找到该对准结构。
[0062]如上所描述的，本申请主要是利用上述对准结构中由于无多晶硅层107或多晶硅层107的上表面低于层间介质层102的上表面而形成的凹陷进行对准，为了使凹陷更为明显，更有利于快速准确对准，优选在具有多晶硅层107时，上述凹槽的特征尺寸为W1、深度为L1，上述介电隔离层的特征尺寸为W2，上述介电隔离层的上表面距离衬底上表面的距离为L2，其中，W2为W1的30?80%，优选40?70% ；L2为L1的I?70%，优选I?60%，进一步优选5?50%ο
[0063]上述特征尺寸与本领域常规定义相似，是指沿沟道宽度方向延伸的相应部件的尺寸，如图10所示的凹槽200的宽度大小，多晶硅层107的宽度大小。
[0064]本申请的金属层105可以为金属钨层；本申请的氮化层106为氮化硅层，或者含碳的氮化娃层。
[0065]在本申请另一种典型的实施方式中，提供了一种硅通孔的制作方法，图11示出了该制作方法的流程示意图。该制作方法包括:步骤Si，提供芯片，芯片具有衬底和位于衬底上的半导体前道工艺结构；步骤S2，在芯片上制作对准结构和第一硅通孔；步骤S3，利用对准结构使第一硅通孔与硅通孔掩模开口对准，以进行硅通孔的制作，该对准结构为上述的对准结构。
[0066]在利用上述制作方法制作硅通孔时，在形成对准结构的同时形成第一硅通孔，进而使所要形成的硅通孔与对准结构的位置相对固定，利用该对准结构进一步制作第二硅通孔、第三硅通孔、……、第N硅通孔时，利用上述对准结构表面具有不平整的特点，能够快速准确地定位对准结构所在位置，进而掩模板上对准结构的开口能够与对准结构进行快速对准，使得掩模板上硅通孔掩膜开口于已经形成的第一硅通孔精确对准，进行下一步的刻蚀时能够精确地在已形成的第一硅通孔的上方进行刻蚀，使第二硅通孔、第三硅通孔、……、第N硅通孔在三维结构上进行精确对准、延伸，形成完整的硅通孔。由此可见，本申请的硅通孔制作方法对准速度较快且精确