一种存储器装置及提供该存储器装置的方法
【技术领域】
[0001]本发明是有关于具有两种型式的存储器的集成电路装置，例如伴随着系统单芯片(System-On-Chip, S0C)的应用，及前述装置的制造方法，尤其是用于系统单芯片的集成电路内的多相变化材料。
【背景技术】
[0002]一般而言，系统单芯片(System-On-Chip，S0C)技术是将一个电子系统的多个子系统整合在单一的集成电路内，且可包括数字、模拟、混合讯号以及射频功能。各种的子系统可被整合于包括微处理器、微控制器核心、数字信号处理器(Digital SignalProcessors, DSPs)、可结构化逻辑单元、记忆块、定时源、外部接口以及电源管理电路等的集成电路内。SOC由上述的硬件以及控制子系统的软件所组成。词汇「系统单芯片」可被用于叙述特定应用集成电路(Applicat1n Specific Integrated Circuits，ASIC)，现在通过单一集成电路即可提供先前通过结合一个电路板上的多个集成电路达到的许多功能。这类的整合程度显着地减少尺寸以及系统的电源消耗，通常也降低制造成本。
[0003]为了满足用于SOC的各种功能的存储器性能需求，典型地于用于存储器应用的集成电路中的各种位置埋置提供不同用途的不同型式存储电路，存储器应用如随机存取存储器(Random Access Memory，RAM)、闪存以及只读存储器(Read Only Memory，ROM)。然而，整合用于各种存储器应用的不同型式的存储器装置可以是困难的，且造成高度复杂的设计以及制造过程。
[0004]因此，想要提供满足不同的存储器性能需求的单一集成电路上的存储器如SOC的多种功能所要求的，同时对付设计整合的问题。也想要提供用于制造这类装置的方法。
【发明内容】
[0005]一种装置，包括第一组存储单元以及第二组存储单元。第一组存储单元包括位于第一组存储单元上的一第一覆盖材料。第二组存储单元包括位于第二组存储单元上的一第二覆盖材料。第一覆盖材料不同于第二覆盖材料。电路是耦合至第一组存储单元与第二组存储单元，调整电路以实施不同的写入过程至第一组存储单元与第二组存储单元(例如第一与第二组存储单元之一者中应用于较高速程序设计的较短的写脉冲或写入操作，而另一组中应用于较久的数据保持的较长的写脉冲或写入操作)，或者为了不同的循环耐久规格而分配第一组存储单元与第二组存储单元(例如用于存取的主存储器的规格通常在第一与第二组存储单元之一者中，或者长期储存于另一组)。
[0006]此装置的范例可以包括下列的一或多者。第一覆盖材料包括氮化硅。第二覆盖材料可以包括具有大于第一覆盖材料的氮化硅密度的氮化硅。存储单元可以具有包括可编程电阻存储器材料的存储器元件，第一覆盖材料与第二覆盖材料可以接触对应第一与第二组存储单元的存储器元件。第一与第二组存储单元中的存储单元可以具有包括锗锑碲GexSbyTez相变化材料的存储器元件，第一覆盖材料可以包括较低密度的氮化硅，而第二覆盖材料可以包括较高密度的氮化硅，较高密度的氮化硅沉积于较第一覆盖材料高的温度。第一覆盖材料通常包括具有1.95折射率的材料，也可以包括具有大于1.8折射率以及小于
2.016折射率的材料。第一覆盖材料通常包括具有2.6克/立方厘米的密度的材料，也可以包括具有大于2.4克/立方厘米以及小于3.2克/立方厘米的密度的材料。第二覆盖材料可以包括具有大于等于2.016折射率以及小于2.2折射率的材料；第二覆盖材料包括具有大于等于3.2克/立方厘米以及小于3.5克/立方厘米的密度的材料。
[0007]第一与第二组存储单元可以具有共同的存储单元结构。第一与第二组存储单元可以具有包括相变化材料的存储器元件。第一覆盖材料可以包括一第一氮化硅层，而第二覆盖材料可以包括较第一氮化硅层的密度高的一第二氮化硅层，且第一与第二组存储单元中的存储单元可以具有包括锗锑碲GexSbvTez的存储器元件。第一组存储单元中的存储单元可以包括一顶电极、一底电极以及一存储器材料，此存储器材料位于顶电极以及底电极之间，伴随着接触存储器材料的第一覆盖材料。控制电路可以应用写入算法至第一组存储单元，并应用不同的写入算法至第二组存储单元。
[0008]存储器装置的另一范例包括第一组存储单元、第二组存储单元以及电路。第一组存储单元具有伴随着存储器元件的存储单元结构，以及第一组存储单元中接触存储器元件的氮化硅的第一覆盖层，其中存储器元件包括相变化材料。第二组存储单元具有伴随着存储器元件的存储单元结构，以及第二组存储单元中接触存储器元件的氮化硅的第一覆盖层，其中存储器元件包括相变化材料。第一组存储单元的存储单元结构与第二组存储单元的存储单元结构仅差异于第一覆盖层以及第二覆盖层的材料。第一覆盖层中的氮化硅的密度小于第二覆盖层中的氮化硅的密度。调整电路以实施较第二组存储单元的速度快的写入操作至第一组存储单元。
[0009]如下可以实施用于提供存储器装置的第一组存储单元与第二组存储单元的方法范例，其中存储器装置具有第一与第二操作存储器特性。使用第一覆盖材料形成第一覆盖层于第一组存储单元上。使用不同于第一覆盖材料的第二覆盖材料形成第二覆盖层于第二组存储单元上。形成第一组存储单元与第二组存储单元以具有相同的存储单元结构。
[0010]提供存储单元的方法范例可以包括下列的一或多项。第一覆盖材料可以包括硅氧化物(S1x)、氮化硅(SiNx)以及硫氟氧碳化物(StjOxFvCz)中的至少一者。第二覆盖材料可以包括氮化硅(SiNx)、氧化铝(Al2O3)、二氧化铪(HfO2)以及五氧化二钽(Ta2O5)中的至少一者。第一与第二覆盖材料可以是相同的材料，而第一覆盖层与第二覆盖层可以在不同的温度下进行形成步骤。第一覆盖层与第二覆盖层的形成步骤可以不相同且可以包括使用相同的存储器材料于第一与第二组存储单元，选择第一覆盖层与第二覆盖层的形成步骤使得第一组存储单元具有较第二组存储单元快的转换速率特性，而第二组存储单元具有较第一组存储单元好的数据保持特性。第一与第二覆盖材料皆可使用氮化硅，第一覆盖层与第二覆盖层的形成步骤可以在较低的温度下实施来形成第一覆盖层，而在较高的温度下实施来形成第二覆盖层。存储单元可以具有包括可编程电组存储器材料的存储器元件，且第一覆盖材料与第二覆盖材料可以接触对应第一与第二组存储单元的存储器元件。此方法更可以包括形成控制电路以应用写入算法至第一组存储单元，且应用不同的写入算法至第二组存储单元。
[0011]在探讨下列图式、实施例以及权利要求范围时可以了解本发明的其他方面以及优点。
【附图说明】
[0012]图1绘示用于写数据值至可编程电阻存储单元的实施方法的波形图。
[0013]图2-图6绘示现有技术所提出的不同形式的存储单元，可以做为实施例所述技术的一部分。
[0014]图2绘示现有技术的蕈状(mushroom-type)存储单元的剖面图。
[0015]图3绘示现有技术的桥式(bridge-type)存储单元的剖面图。
[0016]图4绘示现有技术的通孔中有源型(active-1n-via type)存储单元的剖面图。
[0017]图5绘示现有技术的微孔型(pore-type)存储单元的剖面图。
[0018]图6绘示现有技术的金属-氧化物(metal-oxide)存储单元的剖面图。
[0019]图7绘示一实施例的包括存储器阵列的集成电路的方块图，其中存储器阵列包括多组存储单元，存储单元包括具有不同覆盖材料。
[0020]图7A绘示图7的集成电路的一替代方案。
[0021]图7B绘示图7的集成电路的另一替代方案。
[0022]图8绘示本发明的一实施例。
[0023]图9绘示用于制作存储器阵列的一范例的制造流程图，其中存储单元的阵列具有不同的操作特性。
[0024]图1OA以及图1OB是取自不同覆盖存储单元的TEM图所绘制的图式，图1OA绘示第一存储单元，而图1OB绘示第二存储单元，且第一存储单元与第二存储单元具有不同的操作特性。
[0025]图11绘示较低密度的氮化硅覆盖材料的存储单元在进行150°C持续30分钟的处理前与处理后的电阻分布图。
[0026]图12绘示较高密度的氮化硅覆盖材料的存储单元在进行150°C持续30分钟的处理前与处理后的电阻分布图。
[0027]图13绘示低温氮化硅覆盖材料存储单元的烘烤时间对数据保持失败的机率的变化图。
[0028]图14绘示用于低温氮化硅覆盖材料的存储单元以及高温氮化硅覆盖材料的存储单元的设定脉冲宽度对设定/复位电阻比值的变化图。
[0029]图15A绘示低温氮化硅覆盖材料的存储单元的参数变化图。
[0030]图15B绘示高温氮化硅覆盖材料的存储单元的参数变化图。
[0031]图16绘示高温氮化硅覆盖材料的存储单元其温度的倒数对生命期的自然对数(lifetime on logarithmic scale ofhours)(刻度小时)的变化图。
[0032]图17绘示对于较高温复位状态以及较低温设定状态两者的循环耐久变化图。
[0033]【符号说明】
[0034]10、28、40、48、50:存储单元
[0035]12、62、166:顶电极
[0036]14、54、162:底电极
[0037]16:绝缘体
[0038]18:存储器材料(相变化材料)
[0039]20:接点
[0040]22:存取装置
[0041]24:有源区域
[0042]30:介电间隔物
[0043]32:第一电极
[0044]34:第二电极
[0045]36、58:介电材料
[0046]38、46:宽度
[0047]42:顶面
[0048]44:底面
[0049]52:衬垫层
[0050]56:导电元件
[0051]59:存储器元件
[0052]60:金属-氧化物层
[0053]64:金属氧化物环
[0054]110:集成电路
[0055]112、112A、112B:存储器阵列
[0056]113:存储单元组
[0057]114、114A、14B:字线译码器与驱动器
[0058]116:字线
[0059]118、118A、118B:页缓