b_b’以及图14的c-c’对应的部位，也能够应用本实施方式，这自不待言。
[0224]另外，在图9以及图10所示的、在阱接触孔91内形成第I阱接触区域35与第3间隔区域23这两者并且形成了第3间隔区域23表面的肖特基电极75以及在俯视时夹着肖特基电极75的位置的欧姆电极70的情况下，也能够应用本实施方式。
[0225]〈第8实施方式>
[0226]〈构成〉
[0227]图25是说明活性区域的终端部分中的、与栅极电极82邻接的部位的构造的图，是相当于图3的a-a’的位置的平面示意图，透过电极、绝缘膜等，仅表现了半导体区域。同样地，图26是说明活性区域的终端部分中的、栅极电极82不存在并且与芯片终端部分邻接的部位的构造的图，是相当于图3的b-b’的位置的剖面示意图。
[0228]在本实施方式所示的构造中，相对于第I实施方式，在使宽阱区31部分地损失而形成了的SBD 二极管中，第3间隔区域23a的形状中的、与朝向最接近的活性区域的方向平行的方向(X方向)的尺寸相对于与朝向最接近的活性区域的方向垂直的方向(Y方向)的尺寸变大。即，第3间隔区域23a的、宽阱区31夹着阱区30的方向上的尺寸大于第3间隔区域23a的、与宽阱区31夹着阱区30的方向垂直的方向上的尺寸。
[0229]< 效果 >
[0230]本构成带来的效果有2个，其中第一个效果与第I实施方式相同，可以说其效果进一步显著了。这也是通过以下方式带来的，即通过增大第3间隔区域23a的形状中的X方向的尺寸，来增加第3间隔区域23a的面积，使更多的单极电流流过。第2个效果是在增加第3间隔区域23a的面积的情况下，避免在增大Y方向时产生的缺点。
[0231]该缺点是指，在图25所示的与栅极电极82邻接的部位，以不与第3间隔区域23a以及SBD接触孔92重叠的方式形成的栅极电极60的损失区域中的、Y方向上的损失尺寸变大，从而栅极电极60部分地变狭窄。由此，在开关时在X方向上通过栅极接触孔95与活性区域之间的栅极电流遇到的电阻、即内部栅极电阻增大，作为结果，存在开关损失增大这样的问题。在图26所示的活性区域的终端部分中的、栅极电极82不存在并且与芯片终端部分邻接的部位，在X方向上通过由宽阱区31与漂移层20的接合构成的pn结面与阱接触孔91之间的位移电流遇到的电阻增大，从而存在开关速度降低且开关损失增大这样的问题。
[0232]关于宽阱区的大小，使X方向大于Y方向，从而能够抑制上述的开关损失增大的缺点，同时使得更多的单极电流流过。
[0233]<变形例>
[0234]在上述实施方式中，作为η型(第I导电类型)杂质而使用了氮，但也可以是磷或者砷。
[0235]另外，在上述实施方式中，作为ρ型(第2导电类型)杂质而使用了铝，但也可以是硼或者镓。
[0236]另外，在上述实施方式中，使用具体的例子来说明了晶体构造、主面的面方位、偏移(off)角以及各注入条件等，但应用范围不限于这些数值范围。
[0237]在上述实施方式中，叙述了在使用碳化硅的半导体元件中特别有效，所以其他宽带隙半导体元件中也有效，在使用硅的半导体元件中也有一定效果。
[0238]另外，在上述实施方式中，在宽阱区31的与欧姆电极70接触的部位，形成了第I阱接触区域35 (或者第2阱接触区域36)，但也可以不形成第I阱接触区域35 (或者第2阱接触区域36)。
[0239]S卩，也可以如图24(a)以及(b)所示的构造那样，在表层不形成第I阱接触区域35 (或者第2阱接触区域36)，具备直接与欧姆电极70相接触的宽阱区31。
[0240]另外，在上述实施方式中，说明了使用η沟道MOSFET的情况，但也可以采用将第I导电类型设为P型、将第2导电类型设为η型的ρ沟道MOSFET。
[0241]另外，本发明也能够使用具有超级结构造的M0SFET。
[0242]另外，在上述实施方式中，作为栅极绝缘膜50而使用了氧化硅，但也可以是基于CVD法的沉积膜。
[0243]另外，在上述实施方式中，说明了在基板10的背面形成漏极电极85的所谓纵向M0SFET，但也能够使用在漂移层20的表面形成漏极电极85的RESURF型MOSFET等所谓的横向 MOSFET。
[0244]另外，在上述实施方式中，说明了具有栅极绝缘膜50的M0SFET，但只要是单极器件，就能够应用本发明，例如，也能够将本发明应用于不具有栅极绝缘膜50的JFET (Junct1n FET)、MESFET (Metal-Semiconductor Field Effect Transistor)。
[0245]另外，在上述实施方式中，分离地制作了源极侧的欧姆电极70与肖特基电极75，但既可以用相同材料连续地形成，也可以用不同材料连续地形成。
[0246]另外，在上述实施方式中，例如如图2所示，说明了构件构造形成四边形的单元状的例子，但构件构造既可以是六边形，进而例如图1的剖面构造也可以是在纵深方向上连续的条形状等。
[0247]另外，在上述实施方式中说明了的半导体装置能够用于电力用途、电力铁道用途、车用途、家电用途、太阳能电池用途、通信用途等。
[0248]在上述实施方式中，还记载了各构成要素的材质、材料、实施的条件等，但这些是例示的，不限于记载的内容。
[0249]此外，本发明在该发明的范围内，各实施方式的自由的组合，或者各实施方式的任意的构成要素的变形，或者在各实施方式中，能够省略任意的构成要素。
【主权项】
1.一种半导体装置，其特征在于，具备: 第I导电类型的漂移层(20)，形成于第I导电类型的半导体基板(10)上； 第2导电类型的第I阱区(30)，在所述漂移层(20)表层，相互间隔地设置有多个； 第2导电类型的第2阱区(31)，在所述漂移层(20)表层，在俯视时夹着多个所述第I阱区(30)整体地形成，并且形成面积比各所述第I阱区(30)宽； 第I导电类型的第I间隔区域(22)，在各所述第I阱区(30)内，从各所述第I阱区(30)表层向深度方向贯通地形成； 第I导电类型的源极区域(40)，在各所述第I阱区(30)表层，在俯视时夹着所述第I间隔区域(22)地形成； 第I肖特基电极(75)，设置在所述第I间隔区域(22)上； 第I欧姆电极(70)，在各所述第I阱区(30)上，在俯视时夹着所述第I肖特基电极(75)地设置； 第I导电类型的第2间隔区域(21)，是使各所述第I阱区(30)相互间隔的区域； 第I导电类型的第3间隔区域(23)，在所述第2阱区(31)内，从所述第2阱区(31)表层向深度方向贯通地形成； 第2肖特基电极(75)，设置在所述第3间隔区域(23)上； 栅极电极(60)，在除了设置有所述第I和第2肖特基电极(75)以及所述第I欧姆电极(70)的位置的整个所述第I和第2阱区(30、31)上，隔着第I绝缘膜(50)地设置； 第2绝缘膜(55)，覆盖所述栅极电极￠0)地形成；以及 第I源极电极(80)，覆盖所述第I和第2肖特基电极(75)、所述第I欧姆电极(70)以及所述第2绝缘膜(55)地设置。2.根据权利要求1所述的半导体装置，其特征在于， 还具备在所述第2阱区(31)上设置在与所述第I阱区(30)邻接的位置的第2欧姆电极(70)， 所述栅极电极￠0)设置在还除了设置有所述第2欧姆电极(70)的位置的位置， 所述第I源极电极(80)还覆盖所述第2欧姆电极(70)地设置。3.根据权利要求2所述的半导体装置，其特征在于， 所述第3间隔区域(23)形成于在与所述第2欧姆电极(70)相比更远离于所述第I阱区(30)的位置。4.根据权利要求2所述的半导体装置，其特征在于， 所述第2欧姆电极(70)设置于在俯视时夹着所述第2肖特基电极(75)的位置。5.根据权利要求2至4中的任一项所述的半导体装置，其特征在于， 所述第I绝缘膜(50、52C)在所述第2阱区(31)上形成了的膜厚比在所述第I阱区(30)上形成了的膜厚更厚。6.根据权利要求2至5中的任一项所述的半导体装置，其特征在于， 所述第2欧姆电极(70)的接触电阻比所述第I欧姆电极(70)的接触电阻高。7.根据权利要求2至6中的任一项所述的半导体装置，其特征在于， 还具备在所述第I阱区(30)表层的、设置有所述第I欧姆电极(70)的位置形成的第2导电类型的第I阱接触区域(35)。8.根据权利要求7所述的半导体装置，其特征在于， 还具备在所述第2阱区(31)表层的、设置有所述第2欧姆电极(70)的位置形成的第2导电类型的第2阱接触区域(36)， 所述第2阱接触区域(36)的杂质浓度比所述第I阱接触区域(35)的杂质浓度低。9.根据权利要求1至8中的任一项所述的半导体装置，其特征在于， 还具备与所述第I源极电极(80)不同的第2源极电极(81)，该第2源极电极在多个所述第I阱区(30)中的至少一个中，设置成覆盖在该第I阱区(30)中的所述第I间隔区域(22)上形成了的所述第I肖特基电极(75)以及在该第I阱区(30)上夹着所述第I肖特基电极(75)地形成了的所述第I欧姆电极(70)。10.根据权利要求1至9中的任一项所述的半导体装置，其特征在于， 还具备在所述第3间隔区域(23)内部分地形成了的第2导电类型的辅助区域(33a、33b、33c)。11.根据权利要求1至10中的任一项所述的半导体装置，其特征在于， 所述第3间隔区域(23)的第I导电类型的杂质浓度比所述漂移层(20)中的第I导电类型的杂质浓度高。12.根据权利要求1至11中的任一项所述的半导体装置，其特征在于， 所述漂移层(20)由碳化硅构成。13.根据权利要求2至8中的任一项所述的半导体装置，其特征在于， 所述第2欧姆电极(70)的平面位置与所述第3间隔区域(23)的平面位置之间的所述漂移层(20)表面处的距离比所述漂移层(20)的膜厚量短。14.根据权利要求1至13中的任一项所述的半导体装置，其特征在于， 所述第3间隔区域(23a)的、在所述第2阱区(31)夹着所述第I阱区(30)的方向上的尺寸大于所述第3间隔区域(23a)的、在与所述第2阱区(31)夹着所述第I阱区(30)的方向垂直的方向上的尺寸。
【专利摘要】本发明的目的在于，在终端附近的构件单元中的pn二极管进行动作之前增大整个芯片中流过的电流值，能够实现芯片尺寸的缩小以及由此带来的芯片成本的降低。本发明具备在俯视时夹着地多个第1阱区(30)整体地形成了的第2阱区(31)、在第2阱区内从第2阱区表层向深度方向贯通地形成了的第3间隔区域(23)、以及在第3间隔区域上设置了的第2肖特基电极(75)。
【IPC分类】H01L29/12, H01L29/47, H01L29/78, H01L27/04, H01L29/872
【公开号】CN105074921
【申请号】CN201480019915
【发明人】日野史郎, 三浦成久, 今泉昌之, 海老原洪平
【申请人】三菱电机株式会社
【公开日】2015年11月18日
【申请日】2014年3月27日
【公告号】DE112014001838T5, WO2014162969A1