半导体器件的制作方法
【技术领域】
[0001 ] 本发明涉及高耐压集成电路装置等半导体器件。
【背景技术】
[0002]IGBT(Insulated Gate Bipolar Transistor:绝缘棚.型双极晶体管)和MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属氧化物半导体场效应晶体管)等功率器件，除了电动机控制用的逆变器之外，还在大容量的FPD (Flat Panel Display:平板显示器)等的电源用途、空调和照明之类的家电用逆变器等许多领域被广泛利用。
[0003]以往，这种功率器件的驱动和控制是由组合光电耦合器(photo coupler)等半导体元件和变压器等电子部件而构成的电子电路来进行的。但是，由于近年来LSI (大规模集成电路)技术的进步，额定电压达到1200V的高耐压集成电路装置正在被实用化。
[0004]图10是构成电动机控制用逆变器的功率组件和主电路驱动电路的主要部分结构图(例如，参照专利文献I)。为了驱动三相电动机70而使用的功率器件构成桥接电路，形成收纳在同一封装中的功率组件71的结构。
[0005]在该图10中，功率组件71由作为功率器件的IGBT和二极管构成。此外，替代IGBT，也可以是M0SFET。在图10中，IGBT由上臂输出元件Ql?Q3、下臂输出元件Q4?Q6表示，二极管由Dl?D6表示。
[0006]主电源VCC2的高电位侧端子(=VCC2H端子)与Ql、Q2、Q3的集电极连接，低电位侧端子(=VCC2L端子)与Q4、Q5、Q6的发射极连接。
[0007]各IGBT的栅极与主电路驱动电路72的输出连接，由功率组件71构成的逆变器的输出U、V、V与三相电动机70连接。
[0008]主电源VCC2通常是AC100?400V的高电压。特别地，在Q4、Q5、Q6分别是断开状态且Ql、Q2、Q3是导通状态时，Ql、Q2、Q3的发射极电位分别成为高电压。
[0009]因此，在驱动这些栅极的情况下，必须用比发射极电位更高的电压来驱动。
[0010]此外，主电路驱动电路72的输入输出端子l/0(input/output)通常连接到微型计算机，经由该微型计算机进行由功率组件71构成的逆变器电路整体的控制。针对用高耐压集成电路装置构成主电路驱动电路72的情况，示出一例。
[0011]图11是用高耐压集成电路装置构成主电路驱动电路的情况下的各要素的主要部分配置图。主电路驱动电路72通过输入输出端子1/0与微型计算机进行信号的交换。主电路驱动电路72包括控制电路(⑶:Control Unit)，该控制电路产生使IGBT断开/导通的控制信号。此外，包括栅极驱动电路(⑶U:Gate Driver Unit)，该栅极驱动电路接收来自该CU的信号来驱动IGBT的栅极，并且检测IGBT的过电流并将异常信号传递到CU。此夕卜，包括电平转换电路(LSU =Level Shift Unit)，该电平转换电路对于构成图10的桥接的IGBT中的、与高电位侧连接的Q1、Q2、Q3的栅极信号和警报信号，起到过渡VCC2L端子的电位(=VCC2L)电平和VCC2H端子的电位(=VCC2H)电平的功能。
[0012]该⑶U由分别与Ql、Q2、Q3连接的⑶U_U、⑶U_V、⑶U_W、以及分别与Q4、Q5、Q6连接的⑶u-x、⑶U-Y、⑶U-Z构成。⑶U-U、⑶U-V、⑶U-W分别是将U-OUT、V-OUT、W-OUT设为基准电位的电路。接下来针对其中的LSU示出一例。
[0013]图12是LSU(电平转换电路)的基本结构图。作为基本结构，使用高耐压η沟道MOSFET 61和电阻RLl。高耐压η沟道MOSFET 61是用于将来自⑶(控制电路)的信号SI进行电平转换而传送至⑶U-U、V、W的部件。LSU从高耐压η沟道MOSFET 61与电阻RLl之间输出向上臂⑶U输入的信号S2。
[0014]用于该LSU的高耐压η沟道MOSFET 61被要求与驱动三相电动机70的IGBT (上下臂输出元件Ql?Q6)同等的600V至1400V左右的耐压。
[0015]接下来，对在同一半导体衬底上形成有自举系统的、以往的高耐压集成电路装置(HV栅极驱动器IC)进行说明(参照专利文献2)。
[0016]图13是将驱动图10的上臂输出元件Ql的、图11所示的⑶U-U和⑶U-X、以及LSU和自举二极管Db单芯片化时的电路结构图。当然，GDU-V、GDU-W也具有同样的结构。
[0017]图14示出在外延衬底上形成有图13所示的高耐压集成电路装置时的主要部分截面图，并且示出图13所示的⑶U-U和自举二极管Db。
[0018]图13中记载的LSU (电平转换电路)仅示出电平上升侧的电平转换电路。
[0019]这里，对自举电路的动作进行说明。Vb电压(Cl的电压)向⑶U-U供给电源。通常，为了可靠地增强(完全导通(full on))HV栅极驱动器IC驱动的外部的IGBT(Ql)，将该Vb电压设定为15V左右。
[0020]该Vb电压是浮动电源的电压，并且将成为高频下的方波的U-OUT电压设为基准电位。如图13所示，浮动电源由自举二极管Db和自举电容器Cl的组合构成。
[0021]自举电路是在低侧的IGBT (Q4)的栅极为导通状态时、U-OUT电压通过IGBT (Q4)下降至地电位时进行动作的。此时，自举电容器Cl从作为15V低电压电源的VDD电源通过自举二极管Db而被充电。
[0022]此外，反过来，在高侧的IGBT(Ql)的栅极导通期间，U-OUT端子的电压成为VCC2端子的电压或者因过渡性浪涌而成为比VCC2端子的电压高的电压。因此，自举二极管Db的反向耐压被要求与高耐压η沟道MOSFET 61同等的从600V到1400V左右的耐压值。
[0023]这里，被用于充电的自举电容器Cl需要10nF以上的大容量，因此难以集成化，通常使用外置的钽电容器、陶瓷电容器等。
[0024]在专利文献3中暗示如下:如果使用SOI (Silicon on Insulator，绝缘体上娃)衬底来形成Pn 二极管，则减小自举二极管的高耐压化、并减少空穴向衬底的泄漏。
[0025]此外，在专利文献4中公开如下:在硅衬底的表面二维地排列形成多个沟槽后，通过对硅衬底实施热处理，将多个槽变成I个平板状的空腔，由此形成SON (Silicon OnNothing)结构而不导致成本的上升和可靠性的下降。
[0026]此外，在专利文献5中公开了一种方法，该方法包括:第一步骤，注入离子，用于在衬底的期望区域形成微小空腔；和第二步骤，对通过上述第一步骤形成有微小空腔的衬底进行热处理，在上述第二步骤中存在用于至少将衬底暴露于100tC以上的温度的高温热处理步骤，由此提供了低成本且高品质的SON半导体衬底的制造方法，并且通过将该半导体衬底的制造方法用于工序中，能够制造尚性能的尚耐压集成电路装置。
[0027]此外，在专利文献6中公开如下:将自举二极管配置于包围高侧驱动电路部的高耐压结终端区域，在二极管的阳极区域和阴极区域下方形成空腔，由此在施加反向耐压时能够维持高耐压，并且在对自举电容器充电时，能够消除空穴向衬底的泄漏。
[0028]此外，在专利文献7中公开了如下自举仿真器功能:将自举FET(场效应晶体管)配置在包围高侧驱动电路部的高耐压结终端区域的一部分，以对自举电容器充电的时序控制该FET的栅极。
[0029]此外，在专利文献8中记载了即使使用由snrox法得到的薄的掩埋氧化膜(埋入氧化膜)也能够获得高耐压和低开关损耗的SOI横向半导体器件，并且公开了以上下夹着通过氧离子注入而形成的部分SOI衬底的掩埋氧化膜的方式将高耐压的IGBT和MOSFET并列配置的内容。
[0030]在图13和图14所示的结构中，当高侧(上臂侧)的IGBT(Ql)断开时，U-OUT端子的电压被下拉到地电位，从而对自举电容器Cl进行充电。自举二极管Db具有以下构造:在P衬底上设置作为N印i层的η层和η +掩埋层，形成P +扩散作为阳极扩散区域。
[0031]因此，在对自举电容器Cl充电过程中，一方面从自举二极管Db的阳极电极向VDD电源供给电子，一方面向电位低的阴极电极供给空穴。
[0032]然而，在自举二极管Db的正向电压降(VF电压)为2V以下的低电压区域中，多数空穴贯穿η+掩埋层，向地电位的P衬底流入。其结果是，在U-OUT电压被下拉到地电位而对自举电容器充电期间，从VDD电源的高电位侧端子到HV栅极驱动器IC的P衬底的GND端子产生大的泄漏电流(漏电流)，使消耗电流增加。刚才提到的专利文献6也叙述了在自举电容器的充电期间，空穴从自举二极管Db的作为P+区域的阳极区域侧(VDD)经由η+掩埋层跑到P衬底，成为泄漏电流Ileak。
[0033]这是因为，与从作为p+区域的阳极区域侧注入的空穴在作为n+区域的阴极区域侧被摄入而作为少数载流子与电子再复合的比例相比，向固定于电位势皇低的地电位的P衬底方向流动的空穴成分多的缘故而引起的，结果是成为流向P衬底的泄漏电流。
[0034]此外，如专利文献6和专利文献7所示，在将自举二极管或自举FET元件配置于包围高侧驱动电路的高耐压结终端区域时，同样配置于高耐压结终端区域内的高耐压η沟道MOSFET(相当于图12的61)通常需要置位、复位2个信号，对各自的配置区域产生制约。
[0035]原因是，作为电平转换元件的高耐压η沟道MOSFET将包围周围的P型GND区域用作背栅极层，该P区域所包围的作为耐压区域的η区域用作漏极漂移层，与此相对，自举二极管被固定于图13所示的VDD电位，阴极区域同样被连接于图13所示的U-VCC端子，因此高耐压η沟道MOSFET和自举二极管各自不能邻近地配置，需要有足够的距离，或者另外需要相互设置沟槽或隔离用的扩散层等的元件隔离构造。因此，导致HV栅极驱动器IC的芯片面积增大和制造成本增加。
[0036]图15是将专利文献6所记载的高耐压η沟道MOSFET和自举二极管两者均配置于相同的高耐压结终端区域时的平面结构图。图15所示的电平转换器(高耐压η沟道M0SFET)的漏极层和自举二极管的阴极区域7Κ的电位如上述那样处于漏极电位和U-VCC端子的电位，是不同的。因此，将漏极层和阳极区域6Α隔开距离数百ym左右配置，使得在自举二极管的充电动作时，没有空穴从自举二极管的阳极区域6A向漏极层注入。此外，为了使在阴极区域7K置换出的电子载流子在例如漏极和阴极区域7K被上拉到高电压的反向恢复状态时等，不向高耐压η沟道MOSFET的漏极层误注入，优选阴极区域7Κ和漏极层也隔开距离数百μπι左右间隔。原因是，高耐压η沟道MOSFET是电平转换元件，因此如果电子载流子被注入到漏极层，则导致电平转换电路的误动作。
[0037]这里，虽然可以将高耐压η沟道MOSFET和自举二极管这两个元件配置于各自的高耐压结终端区域，但是显然会占用额外的配置面积，因此无法避免HV栅极驱动器IC的芯片面积增大。
[0038]此外，对于将高耐压η沟道MOSFET和自举二极管两者配置于相同的高耐压结终端区域的课题，除了元件彼此的电气隔离以外，还存在使自举二极管的充电能力减少这一点。如果是二输入方式的电平转换电路，则需要置位、复位信号用的两个高耐压η沟道M0SFET，由于将这些元件配置于高耐压结终端区域，因此会制约自举二极管的阳极区域和阴极区域的配置面积。
[0039]在应用是用于输出额定低的家电产品等的逆变器等的情况下，功率器件(这里是功率M0SFET)的栅极容量小，载波频率也是10KHz左右，充电的自举电容器的容量也是从10nF到I yF左右的容量，因此电容器充电时的二极管的充电电流也是数十mA左右即可。但是，在应用是要求从500KHz到IMHz等高频的用途或者功率器件(这里是IGBT)的栅极容量大的面向产业机器的逆变器等的情况下，充电的自举电容器的容量成为从数yF到数十yF左右的容量。因此，电容器充电时的二极管的充电电流必须流