定本发明的范围。
[0055]为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0056]下面，参照图2A至图2F以及图3来描述本发明实施例的半导体器件的制造方法。其中，图2A至2F为本发明实施例的一种半导体器件的制造方法相关步骤的剖视图；图3为本发明实施例的一种半导体器件的制造方法的流程图。
[0057]本实施例的半导体器件的制造方法，包括如下步骤:
[0058]步骤Al:提供包括承载衬底1001、嵌入式绝缘层1002和上层硅衬底1003的绝缘体上硅衬底(SOI衬底)100，在所述SOI衬底上(例如:所述上层硅衬底1003的内部及表面)形成硅光器件，如图2A所示。
[0059]为了表示的简要，图2A及后续附图未示出硅光器件。关于SOI衬底100，可以采用现有技术中的各种SOI衬底，在此并不进行限定。关于形成硅光器件的方法，可以采用现有技术中的各种可行的方案，在此亦不进行限定。
[0060]示例性地，嵌入式绝缘层1002的材料为氧化物。形成硅光器件的方法为离子注入法，如图2A所示。其中，在图2A中，向下的箭头用于示意离子注入工艺。
[0061]步骤A2:在所述上层硅衬底1003的用于接合裸晶的区域形成阻挡层200，如图2B所示。
[0062]其中，阻挡层200的材料可以为非晶碳(a-C)或其他合适的材料，优选采用非晶碳。
[0063]示例性地，步骤A2包括如下步骤:
[0064]步骤A201:在所述上层硅衬底1003之上形成(例如:沉积)阻挡材料层；
[0065]步骤A202:对所述阻挡材料层进行刻蚀，去除其位于所述上层硅衬底1003的用于接合裸晶的区域之外的部分，以形成阻挡层200 (即，阻挡材料层被保留的部分)。
[0066]步骤A3:形成覆盖所述上层硅衬底1003以及所述阻挡层200的介电层以及位于所述介电层内的互连组件。
[0067]其中，所述互连组件连接所述硅光器件。
[0068]示例性地，所述介电层包括层间介电层101和位于其上的金属间介电层104，所述互连组件包括位于形成于层间介电层101内的接触孔中的导电插塞102和位于层间介电层101上方的连接导电插塞102的金属互连线103，如图2C所示。
[0069]进一步地,步骤A3包括:
[0070]步骤A301:在所述上层硅衬底1003的上方形成层间介电层101。
[0071]示例性地，形成层间介电层101的方法为:沉积氧化物层并进行CMP(化学机械抛光)O
[0072]步骤A302:在层间介电层101中形成接触孔，并在所述接触孔内形成导电插塞102 ；
[0073]步骤A303:在层间介电层101的上方形成与所述导电插塞102相连的金属互连线103 ；
[0074]步骤A304:形成位于层间介电层101的上方并覆盖所述金属互连线103的金属间介电层104。
[0075]其中，金属间介电层104的材料可以为氧化物或聚酰胺(PA)以及其他合适的材料。
[0076]步骤A4:对介电层进行刻蚀以在所述介电层内形成用于接合裸晶的开口 1014，其中所述开口暴露出所述阻挡层200，如图2D所示。
[0077]在图2D中，阻挡层200被完全暴露出，并且开口 1014的面积大于阻挡层200的面积。此外，阻挡层200也可以被完全暴露出，且开口 1014的面积等于阻挡层200的面积；或者，阻挡层200也可以被暴露出一部分，在此并不进行限定。
[0078]其中，开口 1014所在的位置，就是上层硅衬底1003的用于接合裸晶的区域。并且，用于接合裸晶的区域通常位于硅光器件所在的区域之外。
[0079]由于阻挡层200的存在，可以对其下方的上层硅衬底1003形成保护，因此，在刻蚀形成开口 1014的过程中，不会对上层娃衬底1003的表面造成损伤。而在形成开口 1014后，可以采用易于去除阻挡层200的去除条件将阻挡层200去除，去除的过程也不会对阻挡层200下方的上层硅衬底1003造成损伤。因此，可以提高最终制得的半导体器件的性能和良率。
[0080]步骤A5:去除阻挡层200，如图2E所示。
[0081]在本步骤中，采用易于去除阻挡层200的去除条件将阻挡层200去除，去除的过程不会对阻挡层200下方的上层硅衬底1003造成损伤。因此，可以提高最终制得的半导体器件的性能和良率。
[0082]示例性地，当阻挡层200为非晶碳时，可以通过灰化法去除该阻挡层，也可以通过氧化法(通入氧气将非晶碳氧化成二氧化碳)去除该阻挡层，还可以通过其他合适的方法去除该阻挡层200，在此并不进行限定。
[0083]此外，在去除阻挡层200的步骤之后，还可以包括对开口 1014进行湿法清洗的步骤，以去除杂质。
[0084]步骤A6:通过所述开口 1014，在所述上层硅衬底1003上接合(绑定)裸晶300，如图2F所示。
[0085]其中，接合裸晶300的方法，可以采用现有技术中各种可行的方案，在此并不进行限定。可选地，该裸晶(die)可以为三五族GaAs裸晶。
[0086]本实施例的半导体器件的制造方法，由于在形成用于接合裸晶300的开口 1014的步骤之前，增加了在上层硅衬底1003的用于接合裸晶的区域形成阻挡层200的步骤，在形成用于接合裸晶300的开口 1014的步骤之后，增加了去除阻挡层200的步骤，因此，可以避免在形成开口 1014的过程中对上层硅衬底1003的用于接合裸晶的区域造成损伤，从而提高了半导体器件的性能和良率。
[0087]图3示出了本发明实施例的一种半导体器件的制造方法的典型流程图，用于简要示出整个制造工艺的流程。本发明的半导体器件的制造方法，包括:
[0088]步骤SlOl:提供包括承载衬底、嵌入式绝缘层和上层硅衬底的SOI衬底，在所述SOI衬底上形成硅光器件；
[0089]步骤S102:在所述上层硅衬底的用于接合裸晶的区域形成阻挡层；
[0090]步骤S103:形成覆盖所述上层硅衬底以及所述阻挡层的介电层以及位于所述介电层内的互连组件；
[0091]步骤S104:对所述介电层进行刻蚀以形成用于接合裸晶的开口，其中所述开口暴露出所述阻挡层；
[0092]步骤S105:去除所述阻挡层；
[0093]步骤S106:通过所述开口在所述上层娃衬底上接合裸晶。
[0094]本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
【主权项】
1.一种半导体器件的制造方法，其特征在于，包括: 步骤SlOl:提供包括承载衬底、嵌入式绝缘层和上层硅衬底的SOI衬底，在所述SOI衬底上形成娃光器件； 步骤S102:在所述上层硅衬底的用于接合裸晶的区域形成阻挡层； 步骤S103:形成覆盖所述上层硅衬底以及所述阻挡层的介电层以及位于所述介电层内的互连组件； 步骤S104:对所述介电层进行刻蚀以形成用于接合裸晶的开口，其中所述开口暴露出所述阻挡层； 步骤S105:去除所述阻挡层； 步骤S106:通过所述开口在所述上层硅衬底上接合裸晶。2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述步骤S102包括: 步骤S1021:在所述上层硅衬底之上形成阻挡材料层； 步骤S1022:对所述阻挡材料层进行刻蚀，去除其位于所述上层硅衬底的用于接合裸晶的区域之外的部分。3.如权利要求2所述的半导体器件的制造方法，其特征在于，在所述步骤S1021中，形成所述阻挡材料层的方法包括沉积法。4.如权利要求1所述的半导体器件的制造方法，其特征在于，所述阻挡层的材料包括非晶碳。5.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤SlOl中，形成所述硅光器件的方法包括离子注入。6.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S103中，所述介电层包括层间介电层和位于其上的金属间介电层，所述互连组件包括位于形成于所述层间介电层内的接触孔中的导电插塞和位于所述层间介电层上方的连接所述导电插塞的金属互连线。7.如权利要求6所述的半导体器件的制造方法，其特征在于，所述步骤S103包括: 步骤S1031:在所述上层硅衬底的上方形成层间介电层； 步骤S1032:在所述层间介电层内形成接触孔，并在所述接触孔中形成导电插塞； 步骤S1033:在所述层间介电层的上方形成与所述导电插塞相连的金属互连线； 步骤S1034:形成位于所述层间介电层的上方并覆盖所述金属互连线的金属间介电层。8.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S105中，所述阻挡层的材料包括非晶碳，去除所述阻挡层的方法包括灰化法和/或氧化法。9.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S105与所述步骤S106之间还包括步骤S1056:对所述开口进行湿法清洗。10.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S106中，所接合的裸晶包括三五族GaAs裸晶。
【专利摘要】本发明提供一种半导体器件的制造方法，涉及半导体技术领域。本发明的半导体器件的制造方法，通过在形成用于接合裸晶的开口的步骤之前，增加在上层硅衬底的用于接合裸晶的区域形成阻挡层的步骤，可以避免在形成开口的过程中对上层硅衬底造成损伤，因而可以提高半导体器件的性能和良率。
【IPC分类】H01L21/02, H01L21/311
【公开号】CN105097430
【申请号】CN201410186626
【发明人】李海艇, 黄河
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2015年11月25日
【申请日】2014年5月5日