一种半导体器件及其制作方法和电子装置的制造方法
【技术领域】
[0001]本发明涉及半导体制造工艺，尤其涉及一种嵌入式闪存及其制作方法。
【背景技术】
[0002]存储器用于存储大量数字信息，最近的调查显示，在世界范围内，存储器芯片大约占了半导体交易的30%，多年来，工艺技术的进步和市场需求催生越来越多高密度的各种类型存储器。
[0003]随机存储器，例如DRAM与SRAM (静态随机存储器)在使用过程中存在掉电后存储数据丢失的问题。为了克服这个问题，人们已经设计并开发了多种非易失性存储器。最近，基于浮栅概念的闪存，由于其具有小的单元尺寸和良好的工作性能已成为最通用的非易失性存储器。
[0004]闪存存储器即FLASH，其成为非易失性半导体存储技术的主流，在各种各样的FLASH器件中，嵌入式闪存是片上系统(SOC)的一种，在一片集成电路内同时集成逻辑电路模块和闪存电路模块，在智能卡、微控制器等产品中有广泛的用途。在嵌入逻辑电路的闪存存储器技术逐渐成熟、存储速度不断加快、成本逐渐下降的发展过程中，人们开始对其制作方法提出了新的要求。
[0005]嵌入式闪存存储器面临着两个挑战:耦合率和数据保存，并且，耦合率和数据保存能力是衡量最终产品的关键因素。在嵌入式闪存存储器中控制栅极底部到有源区表面的距离“D”显著影响最终的耦合率和数据保存能力，同时，也影响控制栅极至有源区的击穿性能。如果“D”值较大时有利于击穿性能，但是不利于耦合率和数据保留性能；如果“D”值较小时有利于耦合率和数据保留性能，不利于击穿性能。可见，目前制作嵌入式闪存存储器的方法不能平衡两者的关系。
[0006]因此，需要一种新的制作嵌入式闪存存储器的方法，以解决现有技术中的问题。
【发明内容】
[0007]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0008]为了解决现有技术中存在的问题，本发明实施例一提出一种半导体器件的制作方法，包括:提供半导体衬底，在所述半导体衬底上形成有硬掩膜层，所述硬掩膜层包括依次层叠的垫氧化物层和氮化物层；刻蚀所述硬掩膜层和所述半导体衬底，以形成浅沟槽；在所述浅沟槽中填充第一隔离材料层，所述第一隔离材料层的表面与所述硬掩膜的表面平齐；回刻蚀去除部分的所述第一隔离材料层；在剩余的所述第一隔离材料层上形成隔离层；在所述隔离层上形成第二隔离材料层，所述第二隔离材料层的表面和所述硬隔离层的表面齐平；去除所述氮化物层和所述垫氧化物层，以露出所述半导体衬底；在露出的所述半导体衬底上形成隧穿氧化物层；在所述隧穿氧化物层上形成浮置栅极材料层，所述浮置栅极材料层的表面和所述第二隔离材料层的表面齐平；去除所述第二隔离材料层，以露出所述隔离层；在所述半导体衬底上依次形成介电层和控制栅极材料层。
[0009]可选地，所述隔离层的材料包括氮化硅。
[0010]可选地，所述隔离层的厚度为10埃至100埃，采用CVD或者熔炉工艺形成所述隔罔层。
[0011]可选地，剩余的所述第一隔离材料层和所述半导体衬底的表面齐平或者剩余的所述第一隔离材料层比所述半导体衬底的表面高O埃至80埃。
[0012]可选地，采用湿法清洗工艺执行所述回刻蚀步骤。
[0013]可选地，采用快速热氧化工艺或者炉管氧化工艺形成所述隧穿氧化物层。
[0014]可选地，采用湿法清洗工艺去除所述垫氧化物层。
[0015]本发明实施例二提出一种半导体器件，所述半导体器件包括位于控制栅极和有源区之间的击穿电介质层，其中，所述击穿电介质层包括氧化物-氮化物-氧化物-氮化物层。
[0016]可选地，所述控制栅极和所述有源区之间的距离小于250埃。
[0017]本发明实施例三提出一种电子装置，其包括如上所述的半导体器件。
[0018]综上所述，根据本发明的制作方法同时提高了嵌入式闪存存储器的耦合率、数据保留能力和击穿性能；提高了嵌入式闪存存储器的稳定性和可靠性；容易地实现逻辑电路区域阶梯高度的控制。
【附图说明】
[0019]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
[0020]图1A-1H为一种制作嵌入式闪存器件结构的相关步骤所获得的器件的结构示意图；
[0021]图2A-2I为根据本发明一个实施方式制作嵌入式闪存器件结构的相关步骤所获得的器件的结构示意图；
[0022]图3为根据本发明一个实施方式制作嵌入式闪存器件结构的工艺流程图；
[0023]图4为根据本发明一个实施方式制作电子装置的示意性剖面图。
【具体实施方式】
[0024]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0025]为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明本发明是如何解决现有技术中的问题。显然本发明的较佳实施例详细的描述如下，然而去除这些详细描述外，本发明还可以具有其他实施方式。
[0026]应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[0027]现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
[0028]如图1A所示，在半导体衬底100上形成定义有源区和隔离区的硬掩膜层，硬掩膜层包括垫氧化物层101和垫氮化物层102，根据硬掩膜层刻蚀半导体衬底100以形成沟槽，在所述沟槽中填充隔离材料层103。
[0029]如图1B所示，去除所述垫氮化物层102，以露出所述垫氧化物层101。
[0030]如图1C所示，在所述半导体衬底100上形成浮栅材料层104，所述浮栅材料层104覆盖所述垫氧化物层101和所述隔离材料层103。
[0031]如图1D所示，执行化学机械研磨(CMP)工艺以除去多余的所述浮栅材料层104，以使所述浮栅材料层104和所述隔离材料层103的顶部齐平，形成浮置栅极104。
[0032]如图1E所示，执行回刻蚀工艺去除部分的所述隔离材料层103形成沟槽105以露出所述浮栅材料层104的侧面。
[0033]如图1F所示，在所述半导体衬底100上形成介电层106，所述介电层106可以为ONO层，所述介电层106覆盖露出的隔离材料层103和所述浮栅材料层104的顶部以及侧面。
[0034]如图1G所示，在所述介电层106上形成控制栅极材料层107，以形成控制栅极107。
[0035]该制作方法不能解决目前技术中的问题。在浮置栅极104的底部产生由空缺(divot)引起的拐点(nook corner)和瓶颈(bottleneck),从而,该制作方法不能平衡器件耦合率(数据保留能力)和器件击穿性能之间的关系，如图1G和图1H所示，其中，附图1H为附图1F的局部放大示意图。
[0036]实施例一
[0037]下面将结合图2A-2I对本发明所述嵌入式闪存存储器的制造方法进行详细描述，图2A-2I为根据本发明的一个实施例制作嵌入式闪存的过程中存储器的结构截面图。
[0038]如图2A所示，提供半导体衬底200，在所述半导体的衬底200中形成有阱。
[0039]所述半导体衬底可以是以下所提到的材料中的至少一种:硅、