层205。干法蚀刻工艺包括但不限于:反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。例如采用等离子体刻蚀，刻蚀气体可以采用基于含氟的气体。具体的，采用较低的射频能量并能产生低压和高密度的等离子体气体来实现干法刻蚀。作为一个实例，采用等离子体刻蚀的刻蚀气体的流量范围可为50立方厘米/分钟(sccm)?150立方厘米/分钟(sccm),反应室内压力可为5毫托(mTorr)?20毫托(mTorr)。其中,干法刻蚀的刻蚀气体可以是溴化氣气体、四氟化碳气体或者三氟化氮气体,还可以通入一些添加气体,如氮气、氦气或者氧气等。
[0067]需要说明的是，上述去除隔离材料层205的方法均为示例性的，并不局限于所述方法，本领域其他方法只要能够实现所述目的，均可以应用于本发明，在此不再赘述。
[0068]如图21所示，在所述半导体衬底200上依次形成介电层209和控制栅极材料层210,所述介电层209可选用ONO (氧化物/氮化物/氧化物，oxide-nitride-oxide)介电层。具体的，介电层209可以为氧化物-氮化物-氧化物总共三层ONO三明治结构，本领域的技术人员应当理解的是，介电层209也可以为一层氮化物、或者一层氧化物、或者一层氮化物上形成一层氧化物等绝缘结构。可以使用包括但不限于:低压化学气相沉积方法、化学气相沉积方法和物理汽相沉积方法的方法形成介电层209。
[0069]控制栅极材料层210的材料可选用多晶硅，多晶硅的形成方法可选用低压化学气相淀积(LPCVD)工艺。形成所述多晶硅的工艺条件包括:反应气体为硅烷(SiH4),所述硅烷的流量范围可为100?200立方厘米/分钟(sccm)，如150sCCm ;反应腔内温度范围可为700?750摄氏度；反应腔内压力可为250?350毫毫米汞柱(mTorr)，如300mTorr ;所述反应气体中还可包括缓冲气体，所述缓冲气体可为氦气或氮气，所述氦气和氮气的流量范围可为5?20升/分钟(slm)，如8slm、1slm或15slm。
[0070]示例性地，根据本发明方法制作的嵌入式闪存控制栅极和有源区之间的击穿电介质层的厚度比现有方法制作的控制栅极和有源区之间的击穿电介质层的厚度大。同时，在本发明的制作方法中在具有相同的耦合率和0N0层时可以实现较高的击穿性能。
[0071 ] 示例性地，根据本发明方法制作的嵌入式闪存的控制栅极和有源区之间的击穿电介质层包括氧化物-氮化物-氧化物-氮化物层。并且，控制栅极和有源区拐角处之间的较厚电介质层使在该处的击穿电压比控制栅极至浮置栅极的击穿电压大。
[0072]参照图3，其中示出了为根据本发明一个实施方式制作嵌入式闪存的工艺流程图。用于简要示出整个制造工艺的流程。
[0073]在步骤301中，提供半导体衬底，在所述半导体衬底上形成有氧化物层和氮化物层，在所述半导体衬底上形成浅沟槽，在所述浅沟槽中填充第一隔离材料层，所述第一隔离材料层和所述氮化物层齐平；
[0074]在步骤302中，采用湿法清洗工艺回刻蚀去除部分的所述第一隔离材料层；
[0075]在步骤303中，在剩余的所述第一隔离材料层及氮化物层上形成隔离层；
[0076]在步骤304中，在所述隔离层上形成第二隔离层材料层，所述第二隔离材料与所述氮化物层齐平；
[0077]在步骤305中，去除所述氮化物层；
[0078]在步骤306中，去除所述氧化物层以露出所述半导体衬底；
[0079]在步骤307中，在露出的所述半导体衬底上形成隧穿氧化物层；
[0080]在步骤308中，在所述隧穿氧化物层上形成浮置栅极材料层，所述浮置栅极材料层和所述第二隔离材料层齐平；
[0081]在步骤309中，去除所述第二隔离材料层以露出所述隔离层；
[0082]在步骤310中，在所述半导体衬底上依次形成介电层和控制栅极材料层。
[0083]综上所述，根据本发明的制作方法同时提高了嵌入式闪存存储器的耦合率、数据保留能力和击穿性能；提高了嵌入式闪存存储器的稳定性和可靠性；容易地实现逻辑电路区域阶梯高度的控制。
[0084]实施例二
[0085]根据本发明的制作方法还提出了一种半导体器件，所述半导体器件包括嵌入式闪存的控制栅极和有源区之间的击穿电介质层，所述击穿电介质层包括氧化物-氮化物-氧化物-氮化物层。
[0086]示例性地，控制栅极和有源区之间的距离小于250埃。
[0087]实施例三
[0088]本发明实施例提供一种电子装置400，如图4所示，其包括半导体器件200。其中，半导体器件200为实施例二所述的半导体器件，或根据实施例一所述的半导体器件的制造方法制造的半导体器件。本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括半导体器件200的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
[0089]本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。
【主权项】
1.一种半导体器件的制作方法，包括: 提供半导体衬底， 在所述半导体衬底上形成有硬掩膜层，所述硬掩膜层包括依次层叠的垫氧化物层和氮化物层； 刻蚀所述硬掩膜层和所述半导体衬底，以形成浅沟槽； 在所述浅沟槽中填充第一隔离材料层，通过平坦化工艺使得所述第一隔离材料层的表面与所述硬掩膜的表面齐平，其中，所述第一隔离材料层的材料包括二氧化硅； 回刻蚀去除部分的所述第一隔离材料层； 在剩余的所述第一隔离材料层上形成隔离层； 在所述隔离层上形成第二隔离材料层，所述第二隔离材料层的表面和所述硬隔离层的表面齐平； 去除所述氮化物层和所述垫氧化物层，以露出所述半导体衬底； 在露出的所述半导体衬底上形成隧穿氧化物层； 在所述隧穿氧化物层上形成浮置栅极材料层，通过平坦化工艺使得所述浮置栅极材料层的表面和所述第二隔离材料层的表面齐平，其中，所述浮置栅极材料层的材料包括多晶石圭; 去除所述第二隔离材料层，以露出所述隔离层； 在所述半导体衬底上依次形成介电层和控制栅极材料层。2.如权利要求1所述的方法，其特征在于，所述隔离层的材料包括氮化硅。3.如权利要求1所述的方法，其特征在于，所述隔离层的厚度为10埃至100埃，采用CVD或者熔炉工艺形成所述隔离层。4.如权利要求1所述的方法，其特征在于，剩余的所述第一隔离材料层和所述半导体衬底的表面齐平或者剩余的所述第一隔离材料层比所述半导体衬底的表面高O埃至80埃。5.如权利要求1所述的方法，其特征在于，采用湿法清洗工艺执行所述回刻蚀步骤，剩余的所述第一隔离材料层和所述氮化物层之间的高度差范围为300埃至1000埃。6.如权利要求1所述的方法，其特征在于，采用快速热氧化工艺或者炉管氧化工艺形成所述隧穿氧化物层，其中，所述隧穿氧化物层的厚度范围为50埃至180埃。7.如权利要求1所述的方法，其特征在于，采用湿法清洗工艺去除所述垫氧化物层。8.一种采用如权利要求1-7中的任一方法制造的半导体器件，其特征在于，所述半导体器件包括位于控制栅极和有源区之间的击穿电介质层，其中，所述击穿电介质层包括氧化物-氮化物-氧化物-氮化物层。9.如权利要求8所述的器件，其特征在于，所述控制栅极和所述有源区之间的距离小于250埃。10.一种电子装置，其特征在于，包括权利要求8-9中任一所述半导体器件。
【专利摘要】本发明公开了一种半导体器件及其制作方法和电子装置。根据本发明的制作方法同时提高了嵌入式闪存存储器的耦合率、数据保留能力和击穿性能；提高了嵌入式闪存存储器的稳定性和可靠性；容易地实现逻辑电路区域阶梯高度的控制。
【IPC分类】H01L21/8247, H01L21/28, H01L29/423, H01L27/115
【公开号】CN105097463
【申请号】CN201410172007
【发明人】王新鹏
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2015年11月25日
【申请日】2014年4月25日