绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，半导体衬底的构成材料选用单晶硅。
[0040]所述半导体衬底200包括三个区域，分别为:用于形成逻辑电路栅极结构的第一区域，即逻辑电路区域；用以形成高压晶体管栅极结构的第二区域，即高压电路区域；用以形成选择晶体管的栅极结构以及存储单元栅极结构的第三区域，即闪存单元区域。需要说明的是，逻辑电路区域和高压电路区域在真实布局里都是位于外围电路区。
[0041]在本发明的一实例中，在半导体衬底中定义了存储单元区域、周边逻辑电路区域。在本发明中只对存储单元区域进行说明，其他区域在此就不详细描述。如图2A所示为具有存储单元区域的半导体衬底200。半导体衬底200具有有源区。
[0042]在半导体衬底200上形成硬掩膜层，所述硬掩膜层包括依次层叠的垫氧化物层201和氮化物层202，具体的，在垫氧化物层201上形成氮化物层202，氮化物层202的材料可选用氮化硅。通过STI光刻工艺在半导体衬底200上定义出浅沟槽和有源区。垫氧化物层201可以通过热氧化、化学气相沉积(CVD)或氧氮化工艺形成。垫氧化物层可以包括如下的任何传统电介质:Si02、S1N, S1N2、以及包括钙钛矿型氧化物的其它类似氧化物。其中，垫氧化物层的材料可选用氧化硅，形成方式采用热氧化法。
[0043]在本发明的一具体实施例中，定义浅沟槽的方法为:在半导体衬底表面涂布光刻胶，对光刻胶进行曝光并显影，将预定义的图形转印到光刻胶上。然后以剩余的光刻胶为掩膜进行蚀刻，半导体衬底未被光刻胶覆盖的部分被依次刻蚀，刻蚀硬掩膜层(氮化物层202和氧化物层201)以及半导体衬底，形成浅沟槽，该浅沟槽的底部位于半导体衬底中。
[0044]接着，进行浅沟槽的填充，在所述浅沟槽内以及氮化硅层上沉积隔离材料层203，隔离材料层可选用氧化物层，例如二氧化硅层。在本发明的实施例中，采用HDP(高密度等离子)沉积工艺在所述浅沟槽内以及氮化物层上形成氧化物层，氧化物层的材料可选用二氧化硅，采用HDP-CVD(高密度等离子化学气相沉积)形成氧化物层，HDP-CVD工艺是在同一个反应腔室中同步地进行沉积与溅射反应，HDP-CVD工艺采用的反应气体包括SiH4和02，以及溅射用的气体氢气和氦气。由于沉积和溅射工艺是同时进行的，通过调整SiH4和O2以及氢气和氦气的含量以使溅射沉积比为1:1。
[0045]需要说明的是，上述形成隔离材料层的方法均为示例性的，并不局限于所述方法，本领域其他方法只要能够实现所述目的，均可以应用于本发明，在此不再赘述。
[0046]对半导体衬底的隔离材料层进行平坦化处理，所述隔离材料层203的表面与所述氮化硅层202的表面平齐，具体的，去除位于氮化硅层202上的隔离材料层。
[0047]如图2B所示，回刻蚀去除部分的隔离材料层203，剩余的隔离材料层203’的表面和有源区表面齐平或者剩余的隔离材料层203’的表面比有源区表面高O埃至80埃。
[0048]既可以采用干蚀刻法也可以采用湿法清洗执行所述回刻蚀步骤，可选用湿法清洗工艺执行回刻蚀步骤。所述湿法清洗的溶液可采用稀释的氢氟酸或者热磷酸中的一种或者两种，在一个示例中，采用稀释的氢氟酸执行回刻蚀步骤。
[0049]示例性地，回刻蚀后剩余的隔离材料层203’和所述氮化硅层202之间的高度差范围为300埃至1000埃。
[0050]示例性地，在执行回刻蚀步骤时，检测回刻蚀深度的方法为(XD (光学中心距离)阶梯高度。
[0051]示例性地，所述回刻蚀步骤决定逻辑电路区域中最终的阶梯高度，并影响逻辑电路区域的性能。
[0052]如图2C所示，在剩余的隔离材料层203’和氮化物层202上形成隔离层204，隔离层204的材料可选用氮化硅，的形成方法可选用化学气相沉积(CVD)工艺或者熔炉(furnace)。在本发明一具体实施例中，采用熔炉工艺形成氮化硅层204的反应温度为300°C至500°C。接着，在氮化硅层204上形成隔离材料层205，隔离材料层205可选氧化物层，隔离材料层205和隔离材料层203的材料和形成方法相同，在此就不详细赘述。然后，对隔离材料层205进行平坦化处理，所述隔离材料层205的表面与所述氮化硅层202的表面平齐，具体的，去除位于氮化硅层202上的隔离材料层，如图2D所示。
[0053]可以使用半导体制造领域中常规的平坦化方法来实现表面的平坦化。该平坦化方法的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。化学机械抛光平坦化方法更常用。
[0054]如图2E所示，去除氧化物层201上的氮化物层202，以完全露出氧化物层201。
[0055]在本发明一具体实施例中，刻蚀去除氮化硅层202，在半导体衬底200上依次形成底部抗反射涂层和光刻胶层，采用光刻工艺经曝光显影等步骤后形成图案化的光刻胶层。光刻胶层用于去除氮化硅层202。根据具有图案的光刻胶层刻蚀去除氮化硅层，以露出氧化物层201。采用灰化工艺去除底部抗反射涂层和图案化的光刻胶层。
[0056]既可以采用干蚀刻法也可以采用湿蚀刻法移除氮化硅层202。使用一干蚀刻制造工艺，例如以氟化硫(SF6)、氮及氯作为蚀刻剂且对氮化硅具有高选择性的选择性反应性离子蚀刻(RIE)制造工艺，进行回蚀刻制造工艺。传统干刻蚀工艺，例如反应离子刻蚀、离子束刻蚀、等离子刻蚀、激光烧蚀或者这些方法的任意组合。可以使用单一的刻蚀方法，或者也可以使用多于一个的刻蚀方法。
[0057]如图2F所示，去除半导体衬底200上的垫氧化物层201，以完全露出半导体衬底200。
[0058]在本发明一具体实施例中，刻蚀去除垫氧化物层201，以上述去除氮化硅层202的光刻胶层为掩膜刻蚀去除垫氧化物层201，去除垫氧化物层201的方法可以为湿法清洗，其可以在去除氧化物层201的同时使位于隔离层204上的隔离材料层205变光滑，本领域的技术人员可以根据实际工艺需求进行选择，在此就不详细描述。
[0059]接着，在去除氧化物层201的空位处形成隧穿氧化层206和高电压区域氧化物层，所述隧穿氧化层的作用在于浮栅多晶硅层和半导体衬底隔离，厚度设定在10埃至150埃。可以采用本领域技术人员所习知的氧化工艺例如炉管氧化(Furnace oxide)、快速热退火氧化(RTO, Rapid thermal oxide)、原位水蒸气氧化(ISSG)等形成隧穿氧化层和高电压区域氧化物层，所述隧穿氧化物层206的厚度范围为50埃至180埃。
[0060]如图2G所示，在半导体衬底200上沉积形成浮栅材料层，浮栅材料层的材料可选用多晶硅，所述浮栅材料层完全覆盖隔离材料层205和隧穿氧化层206。
[0061]在本发明中形成浮栅材料层的形成方法可选用低压化学气相淀积(LPCVD)工艺。形成所述多晶硅层的工艺条件包括:反应气体为硅烷(SiH4)，所述硅烷的流量范围可为100?200立方厘米/分钟(sccm)，如150sccm ;反应腔内温度范围可为700?750摄氏度；反应腔内压力可为250?350毫毫米萊柱(mTorr),如300mTorr ;所述反应气体中还可包括缓冲气体，所述缓冲气体可为氦气(He)或氮气，所述氦气和氮气的流量范围可为5?20升/ 分钟(slm)，如 8slm、1slm 或 15slm。
[0062]需要说明的是，上述形成浮栅材料层的方法均为示例性的，并不局限于所述方法，本领域其他方法只要能够实现所述目的，均可以应用于本发明，在此不再赘述。
[0063]接着，对浮栅材料层执行平坦化工艺，直至露出所述隔离材料层205的顶部为止，以形成浮栅结构207。可选地，当暴露出浅沟槽隔离区域中的隔离材料层205的顶部之后，进行一定量的过抛光以保证工艺窗口则停止平坦化工艺，以形成浮栅结构。通过平坦化工艺处理浮栅材料层之后使填充形成在隧穿氧化物层206上隔离材料层205之间的浮栅结构207彼此分尚。
[0064]可以使用半导体制造领域中常规的平坦化方法来实现表面的平坦化。该平坦化方法的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。化学机械抛光平坦化方法更常用。
[0065]如图2H所示，去除位于氮化硅层204上的隔离材料层205以露出氮化硅层204，以形成沟槽208。
[0066]可以采用干法刻蚀去除所述隔离材料