一种改善栅极结构线宽粗糙度的方法
【技术领域】
[0001]本发明涉及半导体制造工艺，具体而言涉及一种改善栅极结构线宽粗糙度的方法。
【背景技术】
[0002]半导体器件的临界尺寸下降到10nm以下时，线宽粗糙度(Line Widthroughness,LffR)对集成电路加工工艺的影响已不能忽略,成为严重制约集成电路及其相关产业持续民展的瓶颈因素之一。尤其是栅极的线宽粗糙度可导致Vt失配及LOFF高的问题，因此需要将栅极的线宽粗糙度控制在总临界尺寸8%的范围内。当前改善栅极结构线宽粗糙度的方法集中在H2Affir前处理或工艺调整上，但这仍然无法满足需要。
[0003]在氢气气氛中热退火技术已广泛地应用于IC工业，其作为原位清洗步骤用于去除外延硅中的自然氧化层。此外，该技术可将刻蚀后的硅表面粗糙度降低到接近商业抛光晶片的级别。有人认为，加热的氢气有利于硅在低于硅熔点(1414°C)的温度下迁移。由于该质量输运的影响，退火可使得刻蚀步骤形成的尖锐角变圆。
[0004]因此，本发明提供一种方法，通过在氢气气氛中热退火以改善栅极结构线宽粗糙度，从而解决上述问题。
【发明内容】
[0005]针对现有技术的不足，本发明提供一种改善栅极结构线宽粗糙度的方法，包括:提供半导体衬底；在该半导体衬底上形成栅极结构，并在该栅极结构的侧壁上形成第一隔离层；在该栅极结构的顶部、该第一隔离层的顶部和侧壁、该半导体衬底上形成第二隔离层；在该第二隔离层上形成牺牲材料层；回蚀刻该牺牲材料层以露出位于该栅极结构的顶部和该第一隔离层的顶部的该第二隔离层；蚀刻去除位于该栅极结构的顶部和该第一隔离层的顶部的该第二隔离层；去除剩余的该牺牲材料层；去除该第一隔离层；在氢气气氛下进行退火处理；去除该第二隔离层，得到形成于该半导体衬底上的栅极结构。
[0006]进一步地，该栅极结构包括层叠的栅极氧化物和多晶硅栅极，该栅极氧化物、多晶硅栅极、该第一隔离层和该第二隔离层的形成，采用低压化学气相沉积、等离子体增强化学气相沉积、超高真空化学气相沉积、快速热化学气相沉积和分子束外延中的一种。
[0007]进一步地，该第一隔离层是氧化物隔离层或非晶碳化物隔离层，其厚度为2nm_5nm0
[0008]进一步地，该第一隔离层的去除，采用湿法清洗，DHF为10:1?500:1 ;或者采用干法清洗，蚀刻气体为NF3和NH3等离子体，NF3流量为10-500sccm，NH3流量为10-500sccm，功率为 10-100W，压力为 Ι-lOmTorr，温度为 30°C -40°C。
[0009]进一步地,该第二隔离层是氮化娃层,其厚度为5nm_10nm。
[0010]进一步地，蚀刻去除该第二隔离层所采用的蚀刻气体为CF4等离子体。
[0011]进一步地，该第二隔离层的去除，采用腐蚀液为H3PO4的湿法蚀刻。
[0012]进一步地，该牺牲材料层的形成，采用旋涂工艺，该牺牲材料层的构成材料为有机BARC，其厚度为 1000A ?3000A。
[0013]进一步地，回蚀刻该牺牲材料层的工艺参数为:蚀刻气体为O2和S02，O2的流量为2-50sccm, SO2 的流量为 2_50sccm，功率为 100-1000W，压力为 2-lOmTorr。
[0014]进一步地，剩余的该牺牲材料层的去除，采用等离子气源为氧气或氮气、载气为氢气的干法灰化，或者采用腐蚀液为H2SO4的湿法蚀刻。
[0015]进一步地，该退火处理的工艺参数为:退火温度为900°C -1200°C，压力为5Torr-20Torr,退火时间为 2min_20min。
[0016]根据本发明，通过在氢气气氛下进行退火处理的方法，有效地将栅极结构线宽粗糙度控制在一定范围，从而提升器件的整体性能。
【附图说明】
[0017]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0018]附图中:
[0019]图1-图7为根据本发明具体实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图；
[0020]图8为根据本发明示例性实施例的方法依次实施的步骤的流程图。
【具体实施方式】
[0021]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0022]为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的改善栅极结构线宽粗糙度的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0023]应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[0024]为了解决现有技术中栅极结构线宽粗糙度过高所面临的问题，本发明提出通过在氢气气氛下退火以改善栅极结构线宽粗糙度的方法。以下参照具体实施例和附图来描述本发明提出的改善栅极结构线宽粗糙度的方法的主要步骤。
[0025]参照图1至图7，其中示出了根据本发明具体实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图。
[0026]首先，如图1所示，提供半导体衬底100，并在半导体衬底100中形成浅沟槽隔离(图未示)。半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅等。在本实施例中，半导体衬底100的构成材料选用单晶硅。浅沟槽隔离的形成皆采用本领域的现有技术，在此不再赘述。
[0027]接下来，在半导体衬底100上形成栅极结构，该栅极结构包括层叠的栅极氧化物201和多晶硅栅极202，并在栅极氧化物201和多晶硅栅极202的侧壁上形成第一隔离层203。在本实施例中，该栅极氧化物201、多晶硅栅极202和第一隔离层203的形成可采用低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)、超高真空化学气相沉积(UHVCVD)、快速热化学气相沉积(RTCVD)、物理气相沉积(PVD)、原子层沉积(ALD)和分子束外延(MBE)中的一种。在本实施例中，该第一隔离层203是氧化物隔离层或非晶碳化物隔离层，其厚度约为2nm-5nm。
[0028]接着，如图2所示，在多晶硅栅极202的顶部、第一隔离层203的顶部和侧壁、半导体衬底100上形成第二隔离层204。在本实施例中，第二隔离层的204的形成可采用低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)、超高真空化学气相沉积(UHVCVD)、快速热化学气相沉积(RTCVD)和分子束外延(MBE)中的一种。在本实施例中，第—隔尚层204是風化??圭层，其厚度约为5nm_10nm。
[0029]然后，如图3所示，在第二隔离层204上形成牺牲材料层205。在本实施例中，采用旋涂工艺形成牺牲材料层205，牺牲材料层205的构成材料优选有机BARC，其厚度为1000A ?3000A。
[0030]然后