一种制作半导体器件的方法
【技术领域】
[0001]本发明涉及半导体领域，具体地，本发明涉及一种制作半导体器件的方法。
【背景技术】
[0002]在电子消费领域，多功能设备越来越受到消费者的喜爱，相比于功能简单的设备，多功能设备制作过程更加复杂，比如需要在电路版上集成多个不同功能的芯片，因而出现了 3D 集成电路(integrated circuit, IC)技术，3D 集成电路(integrated circuit, IC)被定义为一种系统级集成结构，将多个芯片在垂直平面方向堆叠，从而节省空间，各个芯片的边缘部分可以根据需要引出多个引脚，根据需要利用这些引脚，将需要互相连接的芯片通过金属线互联，但是上述方式仍然存在很多不足，比如堆叠芯片数量较多，而且芯片之间的连接关系比较复杂，那么就会需要利用多条金属线，最终的布线方式将比较混乱，而且也会导致体积增加。
[0003]因此，目前在所述3D集成电路(integrated circuit, IC)技术中大都采用娃通孔(Through Silicon Via, TSV),娃通孔是一种穿透娃晶圆或芯片的垂直互连，TSV可堆栈多片芯片，在芯片钻出小洞(制程又可分为先钻孔及后钻孔两种，Via Fist1Via Last)，从底部填充入金属，硅晶圆上以蚀刻或雷射方式钻孔(via)，再以导电材料如铜、多晶硅、钨等物质填满。从而实现不同硅片之间的互联。
[0004]目前所述硅通孔的制备方法存在着很多问题，例如，由于氧化物层断裂引起的金属铜扩散现象使集成电路具有可靠性失效的高风险。
[0005]因此，需要一种新的半导体器件硅通孔的制备方法，以解决现有技术中的问题。
【发明内容】
[0006]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0007]本发明为了克服目前存在问题，提供一种制作半导体器件的方法，包括:提供半导体衬底，所述半导体衬底的正面形成有硅通孔；采用平坦化工艺处理所述半导体衬底的背面以露出所述硅通孔的底部，所述硅通孔包括导电层和阻挡层；回刻蚀所述硅通孔的底部以去除部分的所述导电层；在所述半导体衬底的背面上形成具有第一开口的第一钝化层，其中所述第一开口位于所述导电层的上方。
[0008]示例性地，还包括在形成所述第一钝化层之后在所述第一钝化层上形成再布线层的步骤，其中，所述再布线层填充所述第一开口和覆盖部分的所述第一钝化层。
[0009]示例性地，还包括在形成所述再布线层之后在所述半导体衬底的背面上形成具有第二开口的第二钝化层的步骤，其中，所述第二开口位于所述再布线层的上方。
[0010]示例性地，还包括在形成所述第二钝化层之后在所述第二开口中植入焊料球的步骤。
[0011]示例性地，所述导电层的宽度为20-30微米。
[0012]示例性地，所述第一开口的宽度为10-20微米。
[0013]示例性地，所述再布线层的厚度为5-10微米，所述再布线层的材料为金属铜。
[0014]示例性地，所述平坦化工艺为研磨和/或抛光。
[0015]本发明提供了一种新的制备硅通孔的方法，在研磨和抛光TSV器件背面以露出硅通孔之后回刻蚀金属铜层，以阻止金属铜扩散和提高器件的可靠性。根据本发明的制作方法，采用背面晶片级封装(WLP)工艺提高了硅通孔的可靠性；同时，在执行研磨和抛光之后没有回刻蚀硅晶片的步骤从而降低了制作成本。
【附图说明】
[0016]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
[0017]图1为一种制作硅通孔结构的工艺流程图；
[0018]图2A-2D为根据本发明一个实施方式制作硅通孔结构的相关步骤所获得的器件的结构不意图；
[0019]图3为根据本发明一个实施方式制作硅通孔结构的工艺流程图。
【具体实施方式】
[0020]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0021]为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明制作半导体器件的方法。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0022]应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[0023]现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述
[0024]如图1所示，为一种制作硅通孔结构的工艺流程图。
[0025]在步骤101中，在硅晶片正面上形成硅通孔，在一个示例中，在硅晶片上制作集成电路元件，在硅晶片上形成氧化物层和介电层，刻蚀所述介电层、所述氧化物层和所述硅晶片以形成沟槽，在所述沟槽中沉积形成阻挡层，在所述阻挡层上形成铜金属层以填充所述沟槽，后续步骤还包括形成铝或者铜金属导电层。
[0026]在步骤102中，硅晶片正面与另一晶片之间进行键合，在一个示例中，在硅晶片的铜垫上沉积无电镀金属层，以形成硅晶片对另一晶片的结合垫，接着，执行热扩散键合工艺。
[0027]在步骤103中，对硅晶片背面执行研磨和抛光工艺以露出硅通孔，在一个实例中，将键合之后的硅晶片倒置，采用背面研磨和抛光工艺对所述硅晶片进行处理，以露出硅通孔。
[0028]在步骤104中，回刻蚀硅晶片背面以去除部分的硅晶片，以使硅通孔高于硅晶片表面。
[0029]在步骤105中，在硅晶片背面上形成隔离材料层，所述隔离材料层的材料可以为氧化物，以防止对硅晶片的污染。
[0030]上述制作硅通孔的方法很容易产生由氧化物层断裂引起的金属铜扩散现象，增大了集成电路可靠性失效的高风险。
[0031]本发明为了解决目前半导体器件硅通孔制备过程中存在的问题，提供了一种半导体器件硅通孔的制备方法，图2A-2D为根据本发明一个实施方式制作硅通孔结构的相关步骤所获得的器件的结构示意图；图3为根据本发明一个实施方式制作硅通孔结构的工艺流程图。
[0032]下面结合图2A-2D和图3对本发明的制备方法进行详细的说明。需要说明的是，在对硅晶片执行抛光和研磨之前的步骤，对于本领域的技术人员是熟知的，在此就不详细赘述。同时，附图2A-2D中仅给出了所要程序化的硅通孔的芯片的结构，在半