导体器件的集成电路中包含如图所述的多个芯片相互连接，形成叠层，所述芯片之间通过本发明所述硅通孔结构实现电路上的连接，为了简化，在图中仅仅给出了一个芯片中的硅通孔的结构示意图，当然还包含其他必不可少的元件。
[0033]首先，执行步骤301，对半导体衬底200的背面执行平坦化工艺，所述平坦化工艺为研磨和/或抛光，以露出娃通孔201。
[0034]如图2A所示，所述硅通孔201形成于半导体衬底200中，所述半导体衬底200可以为以下所提到的材料中的至少一种:硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)以及绝缘体上锗化硅(SiGeOI)等。在所述衬底中可以形成有其他有源区或有源器件，在此不再赘述。
[0035]所述硅通孔201嵌于所述半导体衬底200之中，所述硅通孔201包括位于中心的导电层202、以及环绕在导电层202外侧的阻挡层203，其中，所述导电层202的宽度可以为20-30微米，所述导电层202由金属材料形成，所述金属材料包括Pt、Au、Cu、Ti和W中的一种或者多种，还可以选用多晶硅，并不局限与某一种，能够实现导电功能即可，在本发明的一个实施例中为金属Cu，选用金属Cu不仅能够降低成本，而且选用金属铜形成所述硅通孔的工艺与现有工艺能够很好地兼容，简化工艺过程。所述阻挡层203是为了提高硅通孔中填充金属的粘附性，其厚度为300-500埃，包括氮化钛TiN和钛Ti中的一种或者多种，在本发明的一具体地实施方式中可选为叠层的氮化钛TiN和钛Ti。
[0036]执行步骤302，回刻蚀所述硅通孔的底部以去除部分的导电层202，以使刻蚀后的导电层的表面低于半导体衬底200和阻挡层203的表面。
[0037]如图2B所示，回刻蚀所述硅通孔的底部以去除部分的导电层202。回刻蚀工艺能够满足导电层202的目标高度。回刻蚀工艺可以采用湿法刻蚀或者干法刻蚀，回刻蚀工艺具有导电层的高刻蚀选择比。
[0038]在本发明的一具体实施例中，导电层202的材料为金属铜，采用湿法刻蚀执行回刻蚀工艺，作为一个实例，采用含有硫酸的液态刻蚀剂进行刻蚀金属铜导电层。
[0039]需要说明的是上述蚀刻方法仅仅是示例性的，并不局限与该方法，本领域技术人员还可以选用其他常用的方法。
[0040]执行步骤303，在半导体衬底200的背面和硅通孔201上形成有具有开口 205的钝化层204。
[0041]如图2C所示，在半导体衬底200上形成有具有开口 205的钝化层204，其中，所述开口 205位于所述导电层202上，在一个示例中，所述开口 205位于所述导电层202的中部，所述开口的宽度可以为10-20微米。
[0042]示例性地，所述钝化层204的材料包括光敏性聚酰亚胺(PI)、苯并环丁烯(BCB)、聚苯并噁唑(PBO)。
[0043]在本发明一具体实施例中，钝化层204的材料为光感材料，经曝光、显影以及烘烤固化之后形成具有开口 205的钝化层204，其中，曝光采用的光罩为定义了开口 205的宽度、长度以及位置的光罩。
[0044]执行步骤304，采用WLP工艺处理上述半导体器件结构。
[0045]如图2D所示，在钝化层204上形成再布线层(RDL) 206，其中，所述再布线层206填充所述开口 205以及覆盖部分的钝化层204。再布线层用于对晶片的焊区位置进行重新布局，使新的焊区满足对焊料球最小间距的要求，并使新焊区按照阵列排布。
[0046]示例性地，所述再布线层206的材料包括金属铜，所述再布线层206的厚度可以为5-10微米。再布线层206负责将半导体衬底200内的半导体电路连接到外部连接(例如，连接到焊料球，且接着到PC板)的金属层
[0047]在本发明一具体实施例中，在形成铜再布线层之前先在半导体衬底上溅射形成一层铜层或者钛层，然后，采用电镀工艺在所述铜层或者钛层上形成铜再布线层。
[0048]接着，在再布线层206上形成钝化层207，所述钝化层207用于保护再布线层206。采用光刻工艺刻蚀所述钝化层207，以在钝化层207中形成开口，且所述开口露出再布线层206，所述开口为焊区。相当于，在所述半导体衬底的背面上形成具有开口的第二钝化层207，所述开口位于所述再布线层的上方。
[0049]接着，在所述第二钝化层207的开口上植入焊料球208，所述焊料球208的材料包括锡银铜合金，所述焊料球208的直径可以为259微米。
[0050]示例性地，在植入焊料球之前先形成球下金属层(UBM)，采用掩膜版的开孔将焊料球放置于UBM层上，最后将形成有焊料球的硅片推入回流炉中回流。
[0051]本发明提供了一种新的制备硅通孔的方法，在研磨和抛光TSV器件背面以露出硅通孔之后回刻蚀金属铜层，以阻止金属铜扩散和提高器件的可靠性。根据本发明的制作方法，采用背面晶片级封装(WLP)工艺提高了硅通孔的可靠性；同时，在执行研磨和抛光之后没有回刻蚀硅晶片的步骤从而降低了制作成本。
[0052]本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
【主权项】
1.一种制作半导体器件的方法，包括: 提供半导体衬底，所述半导体衬底的正面形成有硅通孔； 采用平坦化工艺处理所述半导体衬底的背面以露出所述硅通孔的底部，所述硅通孔包括导电层和阻挡层； 回刻蚀所述硅通孔的底部以去除部分的所述导电层； 在所述半导体衬底的背面上形成具有第一开口的第一钝化层，其中所述第一开口位于所述导电层的上方。2.根据权利要求1所述的方法，其特征在于，还包括在形成所述第一钝化层之后在所述第一钝化层上形成再布线层的步骤，其中，所述再布线层填充所述第一开口和覆盖部分的所述第一钝化层。3.根据权利要求2所述的方法，其特征在于，还包括在形成所述再布线层之后在所述半导体衬底的背面上形成具有第二开口的第二钝化层的步骤，其中，所述第二开口位于所述再布线层的上方。4.根据权利要求3所述的方法，其特征在于，还包括在形成所述第二钝化层之后在所述第二开口中植入焊料球的步骤。5.根据权利要求1所述的方法，其特征在于，所述导电层的宽度为20-30微米。6.根据权利要求1所述的方法，其特征在于，所述第一开口的宽度为10-20微米。7.根据权利要求2所述的方法，其特征在于，所述再布线层的厚度为5-10微米，所述再布线层的材料为金属铜。8.根据权利要求1所述的方法，其特征在于，所述平坦化工艺为研磨和/或抛光。
【专利摘要】本发明涉及一种制作半导体器件的方法，在研磨和/或抛光TSV器件背面以露出硅通孔之后回刻蚀金属铜层，以阻止金属铜扩散和提高器件的可靠性。根据本发明的制作方法，采用背面晶片级封装(WLP)工艺提高了硅通孔的可靠性；同时，在执行研磨和抛光之后没有回刻蚀硅晶片的步骤从而降低了制作成本。
【IPC分类】H01L21/768
【公开号】CN105097647
【申请号】CN201410183949
【发明人】江卢山, 陈晓军, 张海芳, 陈政, 冯霞, 刘煊杰
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2015年11月25日
【申请日】2014年5月4日