一种半导体器件及其制造方法、电子装置的制造方法
【技术领域】
[0001]本发明涉及半导体制造工艺，具体而言涉及一种半导体器件及其制造方法、电子
目.ο
【背景技术】
[0002]在消费电子领域，多功能设备日益受到消费者的喜爱，相比于功能简单的设备，多功能设备的制作过程将更加复杂，比如需要在电路版图上集成多个不同功能的芯片，因而出现了 3D集成电路技术。3D集成电路被定义为一种系统级集成结构，将多个芯片在垂直与平面的方向上堆叠，从而节省空间，各个芯片的边缘部分可以根据需要引出多个引脚，根据需要利用这些引脚，将需要互相连接的芯片通过金属线互连。但是，上述方式仍然存在很多不足，比如堆叠芯片的数量较多，芯片之间的连接关系比较复杂，需要利用多条金属线，进而导致最终的布线方式比较混乱，而且也会导致电路体积的增加。
[0003]因此，现有的3D集成电路技术大都采用硅通孔(Through Silicon Via，TSV)实现多个芯片之间的电连接。硅通孔是一种穿透硅晶圆或芯片的垂直互连，在硅晶圆或芯片上以蚀刻或镭射方式钻孔，再用导电材料如铜、多晶硅、钨等物质填满，从而实现不同硅片之间的互连。
[0004]采用现有技术通过蚀刻形成的硅通孔的侧壁的上部通常存在下切或者凹进现象，导致后续在这些位置形成的阻挡层很薄，进而造成后续填充的导体材料在这些位置的扩散加剧，引发漏电流的增加。
[0005]因此，需要提出一种方法，以解决上述问题。
【发明内容】
[0006]针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括:提供半导体衬底，在所述半导体衬底上依次形成硬掩膜叠层结构和具有硅通孔的图案的光刻胶层；以所述光刻胶层为掩膜，蚀刻所述硬掩膜叠层结构，直至露出所述半导体衬底；蚀刻所述半导体衬底，在所述半导体衬底中形成硅通孔。
[0007]在一个示例中，所述硬掩膜叠层结构包括自下而上层叠的第一硬掩膜层和第二硬掩膜层，所述第一硬掩膜层的材料为锗硅，所述第二硬掩膜层的材料为氮氧化硅。
[0008]在一个示例中，对所述硬掩膜叠层结构的蚀刻包括依次实施的对所述第一硬掩膜层的第一蚀刻和对所述第二硬掩膜层的第二蚀刻。
[0009]在一个示例中，所述第一蚀刻使用的蚀刻气体为CF4和CHF3。
[0010]在一个示例中，所述第二蚀刻为以SF6和O2作为基础蚀刻气体的反应离子蚀刻，SF6的流量为80sccm-100sccm, O2的流量为8sccm-10sccm,温度为-15°C - 10°C,所述半导体衬底的正面压力为8mTorr-12mTorr,所述半导体衬底的背面压力为5Torr_15Torr,源功率为900W-1100W，偏置功率为3W-5W，蚀刻速率大于3.75微米/分。
[0011]在一个示例中，对所述半导体衬底的蚀刻为以SF6和C4F8作为基础蚀刻气体的深反应离子蚀刻，使用Ar为载气。
[0012]在一个示例中，所述深反应离子蚀刻分三阶段实施:第一阶段为蚀刻聚合物的沉积阶段，在蚀刻出的凹槽的侧壁和底部形成保护层；第二阶段为蚀刻聚合物的清洗阶段，仅去除形成于所述蚀刻出的凹槽的底部的保护层；第三阶段为在所述蚀刻出的凹槽的底部继续向下蚀刻的阶段。
[0013]在一个示例中，所述三阶段构成一次操作，实施300-330次所述操作完成所述深反应离子蚀刻。
[0014]在一个示例中，形成所述硅通孔之后，还包括依次去除所述光刻胶层和剩余的所述硬掩膜叠层结构的步骤。
[0015]在一个实施例中，本发明还提供一种采用上述方法制造的半导体器件。
[0016]在一个实施例中，本发明还提供一种电子装置，所述电子装置包括所述半导体器件。
[0017]根据本发明，可以避免在形成的硅通孔的侧壁的上部发生下切或者凹进现象，有效减小漏电流，提高硅通孔的形成速率，降低工艺成本。
【附图说明】
[0018]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0019]附图中:
[0020]图1A-图1D为根据本发明示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图；
[0021]图2为根据本发明示例性实施例一的方法依次实施的步骤的流程图。
【具体实施方式】
[0022]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0023]为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的半导体器件及其制造方法、电子装置。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0024]应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[0025]通过现有技术形成硅通孔时实施的蚀刻过程包括:首先，在硅片上依次形成硬掩膜层和具有硅通孔的图案的光刻胶层；接着，以所述光刻胶层为掩膜，蚀刻硬掩膜层直至露出硅片；接着，蚀刻露出的硅片以在其中形成硅通孔；最后，去除硬掩膜层和所述光刻胶层。在上述工艺过程中，通常采用介电材料(例如氧化硅或氮化硅)作为硬掩膜层的构成材料。然而，硅通孔的深度一般是大于200微米，则要求在硅片上形成的硬掩膜层的厚度要大于3微米，在硬掩膜层上形成的所述光刻胶层的厚度要大于5微米。由于形成的硬掩膜层的厚度较厚，其本身固有的高应力与电荷累积所产生的协同效应导致在硅片中形成的硅通孔的侧壁的上部通常存在下切或者凹进现象。此外，上述蚀刻对由介电材料构成的硬掩膜层和所述光刻胶层的蚀刻速率相当，因此，所述光刻胶层的厚度要大于硬掩膜层的厚度，这也会导致所述下切或者凹进现象的发生。同时，上述蚀刻对由介电材料构成的硬掩膜层的蚀刻速率较低(通常小于0.1微米/分)，为了提升蚀刻速率，需要采用氟碳聚合物作为蚀刻气体，这会带来较为严重的操作腔室的污染问题。如果将硬掩膜层的构成材料由介电材料替换为金属材料，例如铝、铜、铬、镍等，虽然上述蚀刻对这些金属材料具有较高的蚀刻速率，由此可以避免使用氟碳聚合物作为蚀刻气体，但是，这些金属材料所具有的导电性所引发的电场效应也极易造成所述下切或者凹进现象的发生。
[0026][示例性实施例一]
[0027]参照图1A-图1D，其中示出了根据本发明示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图。
[0028]首先，如图1A所示，提供半导体衬底100，半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，半导体衬底100的构成材料选用单晶硅。
[0029]在半导体衬底100上形成有前端器件，为了简化，图例中未予示出。所述前端器件是指实施半导体器件的后端制造工艺(BEOL)之前形成的器件，在此并不对所述前端器件的具体结构进行限定。所述前端器件包括栅极结构，作为一个示例，栅极结构包括自下而上依次层叠的栅极介电层和栅极材料层。在栅极结构的两侧形成有侧壁结构，在侧壁结构两侧的半导体衬底100中形成有源/漏区，在源/漏区之间是沟道区；在栅极结构的顶部以及源/漏区上形成有自对准硅化物。
[0030]接下来，在半导体衬底100上依次形成硬掩膜叠层结构和具有后续形成的硅通孔的图案104’的光刻胶层103。作为示例，在本实施例中，硬掩膜叠层结构包括自下而上层叠的第一硬掩膜层101和第二硬掩膜层102，第一硬掩膜层101的材料可以为锗硅(SiGe)，第二硬掩膜层102的材料可以为氮氧化硅(S1N)。形成以上各层可以采用本领域技术人员所熟习的任何现有技术，例如，采