半导体结构的形成方法
【技术领域】
[0001]本发明涉及半导体制作领域技术，特别涉及一种半导体结构的形成方法。
【背景技术】
[0002]随着超大规模集成电路工艺技术的不断进步，半导体结构的特征尺寸不断缩小，芯片面积持续增大，半导体结构的延迟时间已经可以与器件门延迟时间相比较。人们面临着如何克服由于连接长度的急速增长而带来的RC(R指电阻，C指电容)延迟显著增加的问题。特别是由于金属布线线间电容的影响日益严重，造成器件性能大幅度下降，已经成为半导体工业进一步发展的关键制约因素。
[0003]半导体结构的金属互连线之间的寄生电容和互连电阻造成了信号的传输延迟。由于铜具有较低的电阻率，优越的抗电迁移特性和高的可靠性，能够降低金属的互连电阻，进而减小总的互连延迟效应，现已由常规的铝互连改变为低电阻的铜互连。同时降低金属互连线之间的寄生电容同样可以减小延迟，而寄生电容C正比于电路层绝缘介质的相对介电常数k，因此使用低k材料作为不同电路层的绝缘介质代替传统的S12介质已成为满足高速芯片的发展的需要。
[0004]然而，采用低k材料作为半导体结构的介质层时，形成的半导体结构的性能仍然较差，半导体结构的良率有待提高。
【发明内容】
[0005]本发明解决的问题是如何避免在半导体结构中产生底切现象，提高形成的半导体结构的性能。
[0006]为解决上述问题，本发明提供一种半导体结构的形成方法，包括:提供衬底；在所述衬底表面形成含碳介质层；在所述含碳介质层表面形成富碳保护层，且所述富碳保护层材料中碳原子浓度大于含碳介质层材料中碳原子浓度；在所述富碳保护层表面形成图形化的硬掩膜层；以所述图形化的硬掩膜层为掩膜，刻蚀富碳保护层以及含碳介质层形成开口，所述开口底部暴露出衬底表面；形成填充满所述开口的金属层。
[0007]可选的，采用含碳气体束轰击所述含碳介质层表面，形成富碳保护层。
[0008]可选的，所述含碳气体束轰击含碳介质层表面的工艺为等离子处理。
[0009]可选的，所述等离子处理的工艺参数为:含碳气体流量为200sccm至2000sccm,载气流量为200SCCm至2000SCCm，腔室温度为300至400度，腔室压力为2至10托，射频功率为500至1500瓦。
[0010]可选的，所述含碳气体为CH4、C2H2, C2H6, C2H4, C3H6或C3H8 ;所述载气为Ar或He。
[0011]可选的,所述含碳介质层的材料为低k介质材料或超低k介质材料。
[0012]可选的，形成与富碳保护层相接触的硬掩膜层的工艺的反应原材料包括氧成分。
[0013]可选的，所述硬掩膜层为单层结构，硬掩膜层的材料为氧化硅、含碳氧化硅或氮氧化石圭。
[0014]可选的，所述硬掩膜层为第一硬掩膜层和第二硬掩膜层的叠层结构。
[0015]可选的，所述第一硬掩膜层的材料为氧化硅、含碳氧化硅或氮氧化硅；所述第二硬掩膜层的材料为TiN、TaN或WN。
[0016]可选的，所述图形化的硬掩膜层的形成步骤包括:依次在所述富碳保护层表面形成第一硬掩膜层和第二硬掩膜层；在所述第二硬掩膜层内形成第一开口，所述第一开口底部暴露出第一硬掩膜层表面。
[0017]可选的，形成所述开口的工艺步骤包括:在所述第二硬掩膜层表面以及第一硬掩膜层表面形成具有第二开口的光刻胶层，所述第二开口宽度小于第一开口宽度，且第二开口底部暴露出第一硬掩膜层表面；以所述光刻胶层为掩膜，刻蚀去除第一硬掩膜层、富碳保护层以及部分厚度的含碳介质层，形成通孔；去除所述光刻胶层；以所述第二硬掩膜层为掩膜，刻蚀去除第一硬掩膜层、富碳保护层以及部分厚度的含碳介质层，在含碳介质层内形成开口，所述开口底部暴露出衬底表面。
[0018]可选的，在形成所述开口之后，还包括步骤:回刻蚀去除部分宽度的第二硬掩膜层，暴露出第二硬掩膜层侧壁与开口侧壁之间的第一硬掩膜层表面。
[0019]可选的，所述回刻蚀工艺为干法刻蚀或湿法刻蚀。
[0020]可选的，对所述暴露出的第一硬掩膜层进行湿法刻蚀，刻蚀后的第一硬掩膜层侧壁与开口底部表面之间的夹角为钝角。
[0021]可选的，所述湿法刻蚀的刻蚀液体为氢氟酸溶液。
[0022]可选的，所述第一硬掩膜层的材料为含碳氧化硅，且在沿衬底指向第一硬掩膜层的垂直延伸方向上，第一硬掩膜层的材料中碳原子浓度递减。
[0023]可选的，形成所述第一硬掩膜层的工艺中的反应原材料包括含碳硅源和氧源气体，且含碳硅源和氧源气体流量比值递减。
[0024]可选的，采用等离子体化学气相沉积工艺形成所述第一硬掩膜层，等离子体化学气相沉积工艺的工艺参数为:含碳硅源流量为lOOsccm至2000sCCm或者2g/m至10g/m，并且按照10sccm/min至100sccm/min或者0.2g/min至0.5g/min逐渐递减,氧源气体流量为50sccm至100sccm,并且按照5sccm/min至50sccm/min逐渐递增，反应气体还包括He, He流量为50SCCm至lOOOsccm，沉积腔室压强为I托至10托，沉积腔室射频功率为100瓦至1000瓦，沉积腔室温度为250度至400度。
[0025]可选的，所述含碳硅源为甲基二乙氧基硅烷、八甲基环四硅氧烷或正硅酸乙酯；所述氧源气体为氧气。
[0026]与现有技术相比，本发明的技术方案具有以下优点:
[0027]本发明实施例中，在衬底表面形成含碳介质层后，在含碳介质层表面形成富碳保护层，且富碳保护层材料中碳原子浓度大于含碳介质层材料中碳原子浓度；在富碳保护层表面形成硬掩膜层时，由于富碳保护层材料中碳原子浓度较高，即使形成硬掩膜层的工艺过程消耗部分碳原子，富碳保护层材料中仍具有较高浓度的碳原子，防止由于碳原子浓度的减少而造成刻蚀速率的增加，从而避免富碳保护层中底切问题的产生。并且，本发明实施例中富碳保护层表面形成硬掩膜层，形成硬掩膜层的工艺几乎不会对含碳介质层材料中碳原子造成消耗，从而避免了含碳介质层中出现底切问题。因此，本发明实施例有效的避免底切现象，防止硬掩膜层脱落，并且提高形成的金属层的质量，进而优化形成的半导体结构的性能，提高半导体结构的良率。
[0028]进一步，本发明实施例中，采用含碳气体对含碳质层表面进行等离子体处理形成富碳保护层，由于含碳介质层的材料为低k介质材料或超低k介质材料，那么形成的富碳保护层的材料依然具有相对较低的相对介电常数，使得形成的半导体结构的RC延迟较小。
[0029]进一步，本发明实施例在形成开口后，回刻蚀去除部分宽度的第二硬掩膜层，使得填充开口的工艺窗口增大，工艺窗口的增大有利于提高形成的金属层的质量，例如金属层中的孔洞减少、致密度增加。
[0030]更进一步，本发明实施例采用特殊的工艺形成第一硬掩膜层。具体的，形成第一硬掩膜层的工艺反应原材料包括含碳硅源和氧源气体，且含碳硅源和氧源气体流量比值逐渐减小，因此在沿衬底指向第一硬掩膜层的垂直延伸方向上，第一硬掩膜层材料中碳原子浓度逐渐减小；采用湿法刻蚀工艺刻蚀第一硬掩膜层时，由于第一硬掩膜层材料中碳原子浓度分布的特殊性，碳原子浓度越小刻蚀速率越大，因此当刻蚀完成后，第一硬掩膜层具有倾斜的侧壁，且第一硬掩膜层侧壁与开口底部表面之间的夹角为钝角，使得形成的金属层具有平滑过渡的侧壁表面，防止金属层材料在尖锐直角处发生材料堆积，因此进一步的提高了形成的金属层的质量。
【附图说明】
[0031]图1为一实施例提供的半导体结构的剖面结构示意图；
[0032]图2至图12为本发明另一实施例半导体结构形成过程的结构示意图。
【具体实施方式】
[0033]由【背景技术】可知，现有技术形成的半导体结构的性能有待提高，半导体结构的良
率较差。
[0034]请参考图1，半导体结构的形成步骤包括:提供衬底100 ;在所述衬底100表面形成介质层101 ;在所述介质层101表面形成图形化的硬掩膜层102 ;以所述图形化的硬掩膜层102为掩膜刻蚀介质层101，在所述介质层101内形成开口 103 ;后续还包括在所述开口103内填充满金属材料。
[0035]为了降低半导体结构的RC延迟，通常采用低k介质材料或超低k介质材料作为介质101的材料，低k介质材料或超低k介质材料通常为含有甲基团(-CH3)的多孔材料，即，低k介质材料或超低k介质材料中含有碳原子。作为一个具体实施例，低k介质材料由S1、C、O、H四种原子组成，所述低k介质材料为SiCOH。
[0036]在介质层101表面形成硬掩膜层102的过程中容易造成介质层101材料的碳键断裂，例如，碳原子脱离甲基团游离到介质层101之外；硬掩膜层102中通常包含有氧化硅层、氮氧化硅层或碳氧化硅层，且所述氧化硅层、氮氧化硅层或碳氧化硅层与介质层101直接接触，作为一个具体实施例，硬掩膜层102的材料为氧化硅(即硬掩膜层102为氧化石圭层)，利用等离子体增强化学气相沉积工艺(PECVD, Plasma Enhanced Chemical VaporDeposit1n)沉积硬掩膜层102，沉积工艺的反应气体包括氧成分(例如，氧气)，沉积工艺中的氧成分会与断裂的碳键结合形成CO2气体，因此介质层101与硬掩膜层102接触处的材料中碳原子浓度减小。
[0037]湿法清洗的刻蚀液体为稀释的氢氟酸溶液(DHF，氢氟酸与去离子水的体积比为700:1至300:1)时，刻蚀液体的刻蚀速率与被刻蚀层的材料中碳原子浓度成反比例关系，当被刻蚀层的材料中碳原子浓度越小时刻蚀速率越大；因此，当介质层101处于湿法清洗工艺环境中时，由于介质层101与硬掩膜层102接触处的碳原子浓度减小，使得刻蚀液体对所述接触处的介质层101的刻蚀速率变大，刻蚀液体对所述接触处的介质层101的刻蚀速率远大于对硬掩