ydevice)，其中，核心器件是指实现该半导体器件的功能的器件；虚拟器件，是指在半导体器件的制造过程中，在制作核心器件的同时在半导体衬底上制备的用于使核心器件周围环境保持一致以降低失配但通常不发挥电学功能的器件。本发明实施例的半导体器件，可以为各种半导体器件，例如EEPROM或其他类型的半导体器件。
[0032]下面，参照图2来描述本实施例的半导体器件的结构。本实施例的半导体器件，包括半导体衬底200以及位于半导体衬底200上的核心器件和虚拟器件(为了表示简要，图2未示出核心器件)。其中，所述核心器件包括位于所述半导体衬底上的栅极以及位于所述栅极两侧的应力层，其中，应力层为嵌入式锗硅层(当核心器件是PMOS时)或嵌入式碳硅层(当核心器件是NMOS时)。
[0033]如图2所示，在本实施例的半导体器件中，该虚拟器件包括位于半导体衬底200上的有源区201以及栅极202，还包括位于半导体衬底200上并位于栅极202两侧的应力层(stressor)203。
[0034]其中，应力层203米用与核心器件中的嵌入式锗娃层(对应PM0S)或嵌入式碳石圭层(对应NM0S)相同的材料。通常在形成核心器件的嵌入式锗硅层或嵌入式碳硅层的工艺中同时形成虚拟器件的应力层203，应力层203的形貌通常与嵌入式锗硅层或嵌入式碳硅层的形貌保持一致。具体地，当虚拟器件为NMOS时，应力层203与核心器件中的NMOS保持一致，采用嵌入式碳硅层形成；当虚拟器件为PMOS时，应力层203与核心器件中的PMOS保持一致，采用嵌入式锗硅层形成。
[0035]在本实施例中，虚拟器件的应力层203可以与核心器件一样，形成抬升的源漏极结构；也就是说，虚拟器件中的N型晶体管(NMOS)与P型晶体管(PMOS)均形成有抬升的源漏极结构。
[0036]通常地，在本实施例的半导体器件中，在栅极202的两侧均具有应力层203，也就是说，应力层203在虚拟器件中总是成对出现。当然，应力层203也可以采取其他形式进行设置，例如在一个虚拟器件中只形成一个应力层，本实施例并不进行限定。
[0037]在本实施例中，虚拟器件可以与核心器件的结构完全一致。例如:虚拟器件中的NMOS采用与核心器件中的NMOS完全相同的结构，虚拟器件中的PMOS采用与核心器件中的PMOS完全相同的结构。
[0038]进一步地，在本实施例的半导体器件中，上述虚拟器件是成对设置的。更进一步地，该成对设置的虚拟器件包括一个NMOS和一个PM0S。
[0039]在本实施例中，示例性地，半导体器件为采用高k金属栅极技术制备，核心器件的栅极为金属栅极，并且，所述虚拟器件的栅极为金属栅极。
[0040]由于虚拟器件包括应力层203，使得在半导体器件的制造过程中，在形成应力层203的工艺之后，虚拟器件位置处的形貌与核心器件位置处的形貌保持一致，因而可以保证整个半导体衬底的表面上具有均一的环境，有利于后续工艺的实现。
[0041]本实施例的半导体器件，由于存在上述虚拟器件，可以保证在形成应力层之后的后续工艺中具有良好的交叠表现、友好的工艺集成以及更可靠的SPICE模型，因而可以提高半导体器件的良率和可靠性。特别地，当虚拟器件在栅极两侧均具有应力层(即，双应力层结构)时，半导体器件将具有更好的交叠表现。进一步地，当虚拟器件中的NMOS和PMOS均具有由应力层形成的抬升的源漏极结构时，有利于半导体器件制造过程的中段制程的工艺集成。
[0042]简言之，本发明实施例的半导体器件，由于所包括的虚拟器件与核心器件一样具有应力层，因此可以保证在整个半导体器件中，位于应力层之上的膜层具有良好的交叠表现，可以提高半导体器件的良率和可靠性。
[0043]本实施例的半导体器件结构，尤其适用于22nm及以下工艺节点的半导体器件。
[0044]实施例二
[0045]本发明实施例提供一种电子装置，其包括:实施例一所述的半导体器件。
[0046]由于使用的半导体器件具有更高的良率和可靠性，该电子装置同样具有上述优点。
[0047]该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、V⑶、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是具有上述半导体器件的中间产品，例如:具有该集成电路的手机主板等。
[0048]本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
【主权项】
1.一种半导体器件，其特征在于，包括半导体衬底以及位于所述半导体衬底上的核心器件和虚拟器件；其中，所述核心器件包括位于所述半导体衬底上的栅极以及位于所述栅极两侧的应力层，所述虚拟器件包括位于所述半导体衬底上的栅极以及位于所述栅极两侧的应力层，并且，当所述虚拟器件与所述核心器件的类型相同时，所述虚拟器件的应力层与所述核心器件的应力层的材料相同。2.如权利要求1所述的半导体器件，其特征在于，所述核心器件为NMOS，所述虚拟器件为NMOS，所述核心器件的应力层与所述虚拟器件的应力层均为嵌入式碳硅层。3.如权利要求1所述的半导体器件，其特征在于，所述核心器件为PMOS，所述虚拟器件为PMOS，所述核心器件的应力层与所述虚拟器件的应力层均为嵌入式锗硅层。4.如权利要求1所述的半导体器件，其特征在于，所述核心器件包括NMOS和PM0S，所述虚拟器件包括NMOS和PMOS，所述核心器件中NMOS的应力层与所述虚拟器件中NMOS的应力层相同且均为嵌入式碳硅层，所述核心器件中PMOS的应力层与所述虚拟器件中PMOS的应力层相同且均为嵌入式锗硅层。5.如权利要求1所述的半导体器件，其特征在于，在所述半导体器件中，所述虚拟器件的应力层形成抬升的源漏极。6.如权利要求1所述的半导体器件，其特征在于，所述核心器件的栅极为金属栅极。7.如权利要求1所述的半导体器件，其特征在于，所述虚拟器件的栅极为金属栅极。8.如权利要求1所述的半导体器件，其特征在于，在所述半导体器件中，所述虚拟器件被成对设置。9.如权利要求8所述的半导体器件，其特征在于，被成对设置的两个所述虚拟器件包括I个NMOS与I个PM0S。10.一种电子装置，其特征在于，包括权利要求1所述的半导体器件。
【专利摘要】本发明提供一种半导体器件和电子装置，涉及半导体技术领域。本发明的半导体器件，包括半导体衬底以及位于半导体衬底上的核心器件和虚拟器件；其中，所述核心器件包括位于半导体衬底上的栅极以及位于所述栅极两侧的应力层，所述虚拟器件包括位于半导体衬底上的栅极以及位于所述栅极两侧的应力层，并且，当所述虚拟器件与所述核心器件的类型相同时，所述虚拟器件的应力层与所述核心器件的应力层的材料相同。本发明的半导体器件由于所包括的虚拟器件与核心器件一样具有应力层，因此可以保证位于应力层之上的膜层具有良好的交叠表现，可以提高半导体器件的良率和可靠性。本发明的电子装置，由于使用了上述半导体器件，因而同样具有上述优点。
【IPC分类】H01L27/092, H01L29/06
【公开号】CN105097806
【申请号】CN201410167025
【发明人】丁士成, 傅丰华
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2015年11月25日
【申请日】2014年4月24日
【公告号】US20150311203