阵列基板及其制作方法、显示面板和显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示面板和显示装置。
【背景技术】
[0002]随着显示装置制造技术的发展，液晶显示装置技术发展迅速，己经取代了传统的显像管显示器而成为未来平板显示器的主流。在液晶显示器技术领域中，薄膜晶体管液晶显不器 TFT-LCD (Thin Film Transistor Liquid Crystal Display)以其大尺寸、高度集成、功能强大、工艺灵活、低成本等优势而广泛应用于电视机、电脑、于机等领域。
[0003]TFT-1XD均采用行列矩阵驱动模式，如当显示装置的产品分辨率320x240，则需要Gate IC线320根，数据线则需要240x3根(RGB)，来实现对每一个像素点的控制。具体来说，在每一帧内，栅极驱动电路控制依次控制各个像素所连接的TFT开启，数据驱动电路通过所连接的数据线将相应的数据电压信号写入到各个像素中，从而使得各个像素具有相应的发光亮度。
[0004]由于宽度的限制，数据线一般具有较高的电阻，这样会导致数据电压信号在数据线上的传输延迟较高，影响发光显示。
【发明内容】
[0005]本发明的一个目的是降低数据电压信号在数据线上的传输延迟。
[0006]第一方面，本发明提供了一种阵列基板，包括基底以及形成在所述基底上的栅线图形和数据线图形；所述栅线图形和所述数据线图形限定多个像素；两列相邻的数据线构成一个数据线组，每一个数据线组中的两列数据线接入到同一数据电压输入端；还包括形成在基底上的显示区域的搭接线图形，所述搭接线图形包括导电的搭接线，同一数据线组中的两列数据线在显示区域通过至少一条搭接线相连。
[0007]进一步的，所述搭接线图形与所述数据线图形通过同一工艺形成。
[0008]进一步的，所述搭接线图形中的搭接线形成在非开口区域。
[0009]进一步的，每一行像素连接两行栅线，第一栅线位于该行像素的上方，第二栅线位于该行像素的下方；所述搭接线图形中的搭接线位于相邻两列像素中上一行像素的第二栅线与下一行像素的第一栅线之间。
[0010]进一步的，所述栅线图形和所述数据线图形所限定的像素用于显示三种颜色，用于显示第一种颜色的像素、用于显示第二种颜色的像素和用于显示第三种颜色的像素呈delta排列。
[0011]第二方面，本发明提供了一种阵列基板的制作方法，包括:
[0012]在基底上形成栅线图形和数据线图形的步骤，其中所形成的栅线图形和所形成的数据线图形限定多个像素；两列相邻的数据线构成一个数据线组，每一个数据线组中的两列数据线接入到同一数据电压输入端；
[0013]还包括在基底上的显示区域形成搭接线图形，所形成的搭接线图形包括多条导电的搭接线，同一数据线组中的两列数据线在显示区域通过至少一条搭接线相连。
[0014]进一步的，所述在基底上形成搭接线图形包括:
[0015]在形成所述数据线图形的同一工艺中形成所述搭接线图形。
[0016]进一步的，所述在基底上形成搭接线图形包括:
[0017]在非开口区域形成所述搭接线图形中的各条搭接线。
[0018]进一步的，在所形成的栅线图形中，每一行像素连接两行栅线，第一栅线位于该行像素的上方，第二栅线位于该行像素的下方；
[0019]所述在基底上形成搭接线图形包括:在相邻两列像素中上一行像素的第二栅线与下一行像素的第一栅线之间形成所述搭接线图形中的搭接线。
[0020]第三方面，本发明提供了一种显示面板，包括上述任一项所述的阵列基板。
[0021]第四方面，本发明提供了一种显示装置，包括上述所述的显示面板。
[0022]本发明提供的阵列基板中，在基底上的显示区域形成有搭接线图形，所述搭接线图形包括导电的搭接线，同一数据线组中的第一数据线和第二数据线在显示区域通过至少一条搭接线相连。本发明提供的阵列基板与现有技术中的阵列基板相比，能够降低数据电压信号在数据线上的传输延迟。
【附图说明】
[0023]图1为现有技术中的一种用双栅技术的阵列基板的阵列基板的示意图；
[0024]图2、图3和图4为本发明实施例提供的阵列基板的结构示意图；
[0025]图5为现有技术中的一种阵列基板的数据线的电阻等效图；
[0026]图6为本发明实施例提供的阵列基板的数据线的电阻等效图。
【具体实施方式】
[0027]下面结合附图和实施例，对本发明的【具体实施方式】作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。
[0028]—般而言，数据驱动电路相对于栅极驱动电路来说要贵很多。所以现有技术中提出了双栅技术(dual gate)，在保证实现同样像素数显示的情况下用增加栅线数来减少数据驱动电路的数目，以降低产品成本。图1是现有一种采用双栅技术的阵列基板，其中的一行像素任意一行像素，比如第一行像素Rl连接两行栅线Gl和G2，其中一行栅线Gl控制奇数列的像素，另一行栅线G2控制偶数列的像素，相邻两列的数据线接到同一数据电压输入端，比如数据线Dl和D2连接到同一数据电压输入端11，这样所需的数据电压输入端的数量减少一半，可以大幅降低所需使用的数据驱动电路的数目，从而降低相应的显示装置的成本。
[0029]本发明提供的阵列基板也为类似与图1的阵列基板，即在该阵列基板的基底上所形成的数据线图形中相邻两列的数据线构成一个数据线组，同一数据线组中的两列数据线连接到同一数据电压输入端。不同的是，本发明提供的阵列基板还包括形成在基底的显示区域的搭接线图形，同一数据线组中的两列数据线在显示区域通过搭接线相连，这样相当于将两列数据线通过搭接线并联到一起，这样可以降低连接到这两列数据线且位于搭接线下方(假设数据电压输入端设置在上方)的像素到数据电压输入端之间的电阻，从而降低数据电压信号到该像素的传输延迟。
[0030]另一方面，本发明还提供了一种阵列基板的制作方法，该方法可以用于制作本发明所提供的阵列基板，该方法包括:
[0031]在基底上形成栅线图形和数据线图形的步骤，其中所形成的栅线图形和所形成的数据线图形限定多个像素；两列相邻的数据线构成一个数据线组，每一个数据线组中的两列数据线接入到同一数据电压输入端；还包括在基底上的显示区域形成搭接线图形，所形成的搭接线图形包括多条导电的搭接线，同一数据线组中的第一数据线和第二数据线在显示区域通过至少一条搭接线相连。
[0032]在具体实施时，上述的阵列基板可能表现为多种不同的具体结构。相应的制作方法也可能各不相同，下面结合附图进行说明。
[0033]参见图2、图3和图4，为本发明一实施例提供的阵列基板的结构示意图，该阵列基板包括:基底(图中未示出)、形成在基底上的栅线图形和数据线图形，该栅线图形包括多行栅线G1-G8，数据线图形包括多列数据线D1-D6，栅线图形和数据线图形限定了 4行6列的像素(一个像素连接两行相邻的栅线与两列相邻的数据线所限定的一个矩形或近似矩形的区域)，各个像素颜色有R、G、B三种。其中，每一行像素连接两行栅线，一行栅线位于该行像素的上方，连接其中的奇数列像素，另一行栅线位于该行像素的下方，连接其中的偶数列像素；比如对于第一行像素Rl，其中的第S1、S3和S5列像素连接到位于该行像素上方的栅线G1，其中的第S2、S4和S6列像素连接到位于该行像素下方的栅线G2 ;相邻的两列数据线构成一个数据线组，一个数据线组中的两列数据线连接同一数据电压输入端，各列数据线连接紧邻其左侧的像素；比如对于数据线D1，连接其左侧的像素列SI，数据线D2则连接其左侧的像素列S2，数据线Dl和D2连接到同一数据电压输入端Il ;
[0034]另外，参见图2、图3和图4，该阵列基板还包括形成在基底上的显示区域的搭接线图形，该搭接线图形包括多个图中所示的导电的搭接线L ;同一数据线组中的两列数据线在显示区域通过多条搭接线L相连。各条搭接线可以形成在相邻两列像素中连接上一行像素且位于上一行像素下方的栅线与连接下一行像素且位于下一行像素上方的栅线之间，比如在图2、图3和图4中，示出标