晶圆的处理方法
【技术领域】
[0001]本发明涉及半导体制造技术领域，尤其涉及一种晶圆的处理方法。
【背景技术】
[0002]在半导体制程中，需要将表面已形成有半导体器件的晶圆(Wafer)切割为多个芯片，之后再对各个芯片进行封装，以形成所需的集成电路或芯片器件。以晶圆级芯片尺寸封装(Wafer Level Chip Size Packaging, WLCSP)技术为例,对晶圆进行封装测试后再切割得到单个成品芯片，封装后的芯片尺寸与裸片完全一致。经晶圆级芯片尺寸封装技术封装后的芯片尺寸能够达到高度微型化，芯片成本随着芯片尺寸的减小和晶圆尺寸的增加而显著降低。
[0003]随着半导体制造技术的不断发展，半导体器件的制造方法以及半导体器件的结构也日益复杂，因此，仅在晶圆的一侧表面进行半导体工艺制程已不能满足持续发展的技术需求。例如，MEMS压力传感器的制造工艺、背照式(BSI，Backside Illuminated)图像传感器的制造工艺、娃通孔(TSV,Through Silicon Via)结构的制造工艺、或者晶圆的封装工艺均需要在晶圆的一侧表面形成半导体器件结构之后，在晶圆的另一侧表面进行后段工艺制程，并且在完成后段制程之后，再对晶圆进行单片切割。
[0004]为了避免在对晶圆的另一侧表面进行后段工艺制程时,造成晶圆一侧表面已形成的器件结构造成损伤，现有技术会在已形成器件结构的晶圆表面键合承载基底，所述承载基底能够在后段工艺制程、以及后续对所述晶圆进行修边、减薄和单片切割的过程中，保护所述晶圆表面的器件结构。
[0005]由于所述键合工艺包括压合以及热处理制程，因此所述键合工艺会对晶圆表面的器件结构性能造成影响。为了测试所述键合工艺对器件结构性能的影响，现有技术会在测试晶圆表面形成器件结构、并在器件结构上键合承载基底之后，刻蚀所述承载基底至暴露出晶圆表面的测试键，通过所述测试键能够对器件结构进行电性检测，以此判断键合工艺对晶圆表面的器件结构的性能影响。
[0006]然而，在现有技术中，于键合工艺之后再对测试晶圆进行检测，其测试结果不准确，容易对工艺制程的改进造成妨碍。
【发明内容】
[0007]本发明解决的问题是提供一种晶圆处理方法，使得待处理晶圆受到的损伤较少，对待处理晶圆进行检测的结果更准确。
[0008]为解决上述问题，本发明提供一种晶圆处理方法，包括:提供覆盖基底，所述覆盖基底具有第一表面以及与第一表面相对的第二表面；提供待处理基底，所述待处理基底具有第一表面以及与第一表面相对的第二表面，所述待处理基底的第一表面具有若干器件区、以及位于器件区之间的切割道区；将所述覆盖基底的第一表面与所述待处理基底的第一表面键合，所述待处理基底和覆盖基底的边缘重合，所述待处理基底的切割道区与所述覆盖基底的第一表面形成空腔；对所述待处理基底进行修边工艺，使所述待处理基底的半径小于覆盖基底的半径；对所述覆盖基底的第二表面进行减薄；在对所述覆盖基底的第二表面进行减薄之后，对所述覆盖基底的第二表面进行清洗；在对所述覆盖基底的第二表面进行清洗之后，刻蚀部分所述覆盖基底，直至暴露出待处理基底第一表面的切割道区。
[0009]可选的，所述待处理基底第一表面的器件区具有器件层，相邻器件层之间具有切割沟槽，所述切割沟槽位于切割道区内，所述器件层与所述覆盖基底的第一表面相键合，且所述切割沟槽与覆盖基底的第一表面形成空腔。
[0010]可选的，所述器件层包括:位于待处理基底第一表面器件区的器件结构；位于待处理基底第一表面的介质层，所述介质层覆盖所述器件结构；位于所述介质层内的电互连结构，所述电互连结构与所述器件结构、待处理基底电连接，且所述介质层暴露出所述电互连结构的顶部表面。
[0011]可选的，所述键合工艺包括:将所述待处理基底的第一表面压合于所述覆盖基底的第一表面；在压合所述待处理基底和覆盖基底之后，进行热处理工艺，使所述电互连结构的顶部表面熔接于所述覆盖基底的第一表面。
[0012]可选的，所述覆盖基底的第一表面具有若干导电层，所述导电层的位置与所述电互连结构的顶部表面相互对应，所述导电层与所述电互连结构的顶部表面相互熔接。
[0013]可选的，所述覆盖基底的第一表面具有绝缘层，所述绝缘层与待处理基底第一表面的介质层相互熔接。
[0014]可选的，所述清洗工艺为湿法清洗工艺，清洗液包括去离子水。
[0015]可选的，所述清洗液以朝向所述覆盖基底第二表面的方向进行喷淋，所述清洗液的喷淋方向垂直于所述覆盖基底的第二表面、或者相对于覆盖基底第二表面具有倾斜角度。
[0016]可选的，还包括:在所述清洗工艺之后，刻蚀所述覆盖基底之前，对所述待处理基底和覆盖基底进行甩干工艺。
[0017]可选的，所述修边工艺使所述待处理基底的半径减小3毫米?5毫米。
[0018]可选的，所述修边工艺采用刀具自待处理基底的边缘向中心进给，使所述待处理基底的半径减小。
[0019]可选的，所述刀具的转速为2000转/分钟?3000转/分钟，所述刀具的进给速度为5微米/秒?10微米/秒，所述进给的深度为400微米?750微米。
[0020]可选的，在对所述覆盖基底的第二表面进行减薄之后，所述覆盖基底的厚度为3微米?400微米。
[0021]可选的，刻蚀所述覆盖基底的工艺包括:在所述覆盖基底表面形成掩膜层，所述掩膜层暴露出与待处理基底切割道区位置对应的部分覆盖基底第二表面；以所述掩膜层为掩膜，刻蚀所述覆盖基底，直至暴露出待处理基底切割道区为止。
[0022]可选的，所述待处理基底第一表面的切割道区内具有若干测试键。
[0023]可选的，还包括:在刻蚀所述覆盖基底并暴露出待处理基底第一表面的切割道区之后，通过所述待处理基底切割道区内的若干测试键对待处理基底的器件区性能进行测试。
[0024]可选的，在修边工艺之后，对所述覆盖基底的第二表面进行减薄之前，采用贴膜工艺在待处理基底的第二表面粘附保护膜；在减薄工艺之后，去除所述保护膜。
[0025]与现有技术相比，本发明的技术方案具有以下优点:
[0026]本发明的晶圆处理方法中，所述待处理基底的第一表面具有若干器件区、以及位于器件区之间的切割道区，在将所述覆盖基底的第一表面与所述待处理基底的第一表面相键合后，所述待处理基底的切割道区能够与所述覆盖基底的第一表面形成空腔。由于后续需要刻蚀所述覆盖基底以暴露出所述切割道区，因此需要先对所述覆盖基底的第二表面进行减薄，以减少刻蚀覆盖基底的厚度，而在减薄工艺之后，还需要对所述覆盖基底的第二表面进行清洗，以去除杂质。为了避免所述清洗工艺的清洗液进入切割道区与覆盖基底第一表面所形成空腔内，需要在进行减薄工艺之前，对所述待处理基底进行修边工艺，使待处理基底的半径小于覆盖基底的半径。在后续对覆盖基底的第二表面进行清洗时，由于覆盖基底的半径较大，所述覆盖基底的边缘突出于所述待处理基底的边缘，则所述覆盖基底的边缘能够阻挡清洗工艺的清洗液流入切割道区和覆盖基底之间的空腔内，以此避免所述待处理基底的器件区受到腐蚀。因此，在刻蚀覆盖基底并暴露出待处理基底的切割道区之后，对器件区的性能检测结果更为准确，检测结果不会因器件层受到清洗液腐蚀而发生偏差。
[0027]进一步，所述待处理基底的器件区具有器件层，而相邻器件层之间具有切割沟槽，所述切割沟槽位于切割道区内，在键合待处理基底和覆盖基底之后，所述切割沟槽即与覆盖基底的第一表面形成空腔。由于所述空腔与外部连通，因此容易引导清洗工艺的清洗液流入所述空腔，且清洗液在空腔内难以排出。因此需要在减薄工艺之前，对待处理基底进行修边，使覆盖基底的半径大于待处理基底，以此阻挡清洗液流入所述空腔内。
[0028]进一步，在所述清洗工艺之后，刻蚀所述覆盖基底之前，对所述待处理基底和覆盖基底进行甩干工艺。所述甩干工艺能够进一步去除空腔内残余的清洗工艺的液，从而防止待处理基底表面的器件区受到腐蚀，保证后续对器件区进行检测的结果准确。
【附图说明】
[0029]图1至图4是本发明一实施例的测试晶圆处理过程的剖面结构示意图；
[0030]图5至图13是本发明另一实施例的晶圆处理方过程的剖面结构示意图；
[0031]图14是不同工艺对待处理基底器件区造成损伤的分布示意图。
【具体实施方式】
[00